《北航20102011《数字电路》补考试题答案.pdf》由会员分享，可在线阅读，更多相关《北航20102011《数字电路》补考试题答案.pdf（15页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、北京航空航天大学 2010 2011 学年 第 一 学期 数字电路与系统期末考试 补考 试卷 答案和评分标准 1、（共 10 分，每题 2 分）判断各题正误，正确的在括号内记“”,错误的在括号内记“”。(1)将某个逻辑变量异或“1”等价于对它求反。（）(2)任意组合逻辑函数都可以被表示为最大项之和的形式。（）(3)施密特触发器有两个能够自行保持的稳定状态。（）(4)容量为 n2m的 PROM可以实现任意 m个输出变量的 n 变量组合逻辑函数。（）(5)用高电平表示逻辑 1 状态，用低电平表示逻辑 0 状态，被称为正逻辑。（）2、（10 分，每空 2 分）填空题(1)将十进制小数 0.6875
2、用二进制表示为：(0.1011)2；将这个数乘以十进制整数 256，得到的数值以 16 进制表示为：(B0)16。(2)对于图 2-1 中的电路，判断输出 Ya,Yb,为高电平还是低电平：图 2-1 Ya为 低 电平；Yb为 低 电平。(3)设 某 种 D/A 转换 器的模拟量输出范围为 0V8V，当数字量 输入(d7d6d5d4d3d2d1d0)=(1010 0000)2的时候模拟量输出 5V，则当数字量输入为(d7d6d5d4d3d2d1d0)=(0111 0000)2时，模拟量输出值为 3.5 V。3、（15 分）由 3-8 译码器 以及 与非门 组成的逻辑电路如图 3-1 所示，则：图
3、 3-1 (1)写出最小项之和形式的逻辑函数 F1(A,B,C)和 F2(A,B,C)；54311YYYYF)5,4,3,1(),(1mCBAF 64202YYYYF)6,4,2,0(),(2mCBAF (2)将 F1和 F2化简为最简“与或”表达式；BACAF1 CF 2 说明 化简所对应的卡诺图。注：无卡诺图化简过程并不扣分。(3)设 213FFF，请写出 F3的最简“与或”表达式。213FFF=)7,5,4,3,1(m CBAF3 说明 F3化简所对应的卡诺图。注：无卡诺图化简过程并不扣分。4、（15 分）电路如图 4-1 所示，FF1和 FF2为边沿触发 D 触发器，初始状态 Q1和
4、Q2均为 0，请按照给定的输入信号波形（如图 4-2），绘出输出信号 Q1和Q2端的波形。图 4-1 图 4-2 评分标准 1.Q1和 Q2的波形共有 4 个上升沿和 4 个下降沿，每画对一个沿得 2 分，但总分不能超过 15 分；2.Q1和 Q2被异步复位应有一定的延迟，但如果绘图中没有考虑相应的延迟，并不扣分。如下图所示的波形可以得满分；3.如果误将上升沿触发理解为下降沿触发，则波形如下图，这种情况扣 3 分，如果除了此错误，波形仍不正确，需要通过会商再酌情扣分；4.如果误将高电平异步复位理解为低电平复位，则波形如下图，这种情况扣 3 分，如果除了此错误，波形仍不正确，需要通过会商再酌情扣
5、分。5、（15 分）分析图 5-1 给出的计数器电路，74LS160 为同步十进制计数器，其功能表见表 5-1。请写出分析思路，并说明这是多少进制的计数器。图 5-1 答：这是用整体置数法（置入 0）构成的计数器，用LD同步置数端；当第(1)片计数到5 时，第(2)片计数到6 时产生译码信号，使两片的LD为低电平有效，当下一时钟脉冲到达时置入(0000 0000)2；第(2)片代表高位，第(1)片代表低位，74160 为十进制计数器，LD有效时的计数值为65，则有效状态为065，计数循环共66 个有效状态；综上，判定为：六十六进制计数器 。评分标准 1.如果没有任何分析过程的说明，但给出正确的
6、判断“六十六进制”，规定仅被扣除 1 分；2.如果将进制判断为“65 进制”，扣 3 分；3.如果将 74160 错误地认作 4 位二进制计数器，判断为“102 进制”计数器，扣 3分；4.如果将 74160 错误地认作 4 位二进制计数器，但判断为“101 进制”计数器，扣 5分；5.如果进制判断完全错误，但分析思路中有一些可取之处，按照要点给相应的分数，并根据进制判断的错误原因经过会商酌情给分，但原则上得分不能超过 8 分。6、（20 分）现有 4 个正边沿触发的 JK 触发器 和 若干 与非门 器件，请设计十一进制减法计数器，该计数器的状态转换图如图6-1 所示。图 6-1(1)写出 状
7、态方程、驱动方程 和 输出方程，并进行化简；说明 根据卡诺图推导并化简状态方程、输出方程的解题过程：状态方程：301301213)(QQQQQQQQn 201201312)(QQQQQQQQn 101011QQQQQn 012310)(QQQQQn 驱动方程：010130123QQQQKQQQJ 010120132QQQQKQQQJ 0101QKQJ 101230KQQQJ 输出方程：0123QQQQY 评分标准 1.如果没有卡诺图化简过程，但结果正确，不扣分；2.如果对于 JK 触发器，没有考虑从状态方程转换为驱动方程时消除“完完全全的无关项”，则12nQ及其驱动方程的结果可能会有问题，可能
8、为：202101312QQQQQQQQn 013013010130101320132)(QQQQQQQQQQQQQQQQKQQQJ 这种情况下，虽然不甚完美，但约定不扣分。(2)绘制电路的原理图；评分标准 1.检查每个触发器的驱动，错一个扣 0.5 分，扣完为止；2.应该根据(1)中推导出的驱动方程检查各个触发器的驱动，即使推导的驱动方程是错误的，只要原理图与这套驱动方程是对应的，不扣原理图的分数。(3)检查是否能够自启动，并说明理由。根据状态方程（或观察卡诺图），含有无关状态的状态转换图为：因此，该十一进制减法计数器可以自启动。评分说明 1.不必完整地画出带有无关状态的状态转换图，只要能够指
9、出无关状态的次状态，则可以得分；2.只判断出“能够自启动”，但没有相应的过程，扣 1 分。7、（15 分）单稳态触发器 (1)图7-1所示的电路是CMOS门电路构成的微分型单稳态触发器，CMOS门限 VTH=VDD/2，输出电平 VOL0，VOHVDD，且CRCRdd，试根据 图 7-2 中触发信号 vI的波形，绘出 vd、vO1、vI2和 vO的波形；图 7-1 评分标准及说明 1.得分制评分 vd图 1 分、vO1图 1 分、vI2图 2 分、vO图 2 分，但总得分不能超过 4 分（即使都正确，也不超过 4 分）；2.图中“a”处和“b”处。考虑了门电路输入级保护电路的嵌位，如果没有考虑
10、这种情况，解题不完善，但不扣分。(2)设 R=51k，C=0.01F，求单稳态触发器输出脉冲的宽度 TW；（计算中取 ln2 0.69）解：微分型单稳态触发器，vd正脉冲触发，触发转换使 vO1为 VOL，从 VDD经过 R 对 C 充电，直到使 vI2达到阈值，使 vO2恢复到低电平。充电常数：CR 起始电平：v(0)=0、不加干预的终态电平：DD)(Vv，且；2/)(DDTHWVVTv；则：)()()0()(lnWWTvvvvCRT=20lnDDDDDDVVVCR=RCln2=69.01001.0105163（s）0.35ms (3)如图 7-3，对单稳态触发器的输入级进行改进，请说明该输
11、入级电路的工作原理；图 7-3 答：以 G5和 G6组成的锁存器（基本 SR 触发器）代替图 7-1 种的 RC 微分电路；静态时，vO输出为低电平，则r为高电平，静态时 vI应为低电平，则 q 为高电平，q为低电平；触发时，vI应输入高电平脉冲，则锁存器处于保持状态，q 为高电平，此瞬时r仍为高电平，所以 G3的输入“全高”，vd为高电平，触发单稳态触发器；触发后的瞬时，由于r变为低电平，则不论 vI的电平值是高还是低，G3的输入端肯定包含低电平，vd恢复为低电平，形成 vd的窄脉冲；如果 vI的高电平脉冲的宽度小于单稳态输出脉冲的宽度 TW，在触发器的暂稳态r为低电平，而 vI恢复为低电平
12、之后，q 全为高电平，但自发转换发生后，r恢复高电平，会使 q 为高电平，q为低电平；如果 vI的高电平脉冲的宽度不小于单稳态输出脉冲的宽度 TW，则在触发器的暂稳态r为低电平，使 q 为低电平，q为高电平，当 vI恢复为低电平后，会使 q 为高电平，q为低电平；这种设计使触发器仅以输入脉冲的上升沿触发，输出的脉冲宽度与输入脉冲宽度无关。评分说明 具备一个得分点得 1 分，累计得分，到达上限 3 分为止。（即：如果具有超过 3 个得分点，也只能得 3 分。）(4)对于图 7-3 所示的电路，试根据 图 7-4 中触发信号 vI的波形，绘出输入级 q、q和r各点（参见图 7-3）的电压波形，以及输出端 vO的波形。评分说明 共绘制 4 个波形，每个波形 1 分。