现代微机结构8086及.ppt

《现代微机结构8086及.ppt》由会员分享，可在线阅读，更多相关《现代微机结构8086及.ppt（38页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、 从从8086到到Pentium处理器处理器:在计算机领域在计算机领域,遵守遵守“产品过时产品过时,技术不过时技术不过时”Intel 8086802868038680486Pentium.叠叠 加加 功功 能能第二章第二章 Intel 系列处理器系列处理器 第一节第一节 Intel 8086 一、内部组成结构一、内部组成结构 (一一)主要功能模块主要功能模块(1)执执 行行 部部 件件 EU指令译码器指令译码器运算器运算器ALU通用寄存器和标志位寄存器通用寄存器和标志位寄存器控制逻辑控制逻辑(2)总线接口部件总线接口部件 BIU 段寄存器段寄存器地址形成逻辑地址形成逻辑总线控制逻辑及总线驱动器

2、总线控制逻辑及总线驱动器指令队列指令队列指令指针指令指针(二二)寄存器寄存器 AX BX CX DX 1、通用寄存器、通用寄存器AH ALBH BLCH CLDH DL第二章第二章 Intel 系列处理器系列处理器8086/8088 SP 堆栈指针堆栈指针BP 基地址变址寄存器基地址变址寄存器SI 源变址寄存器源变址寄存器DI 目的变址寄存器目的变址寄存器2、指针及变址寄存器、指针及变址寄存器CS 代码段基地址寄存器代码段基地址寄存器DS 数据段基地址寄存器数据段基地址寄存器SS 堆栈段基地址寄存器堆栈段基地址寄存器ES 附加段基地址寄存器附加段基地址寄存器3、段寄存器、段寄存器IP 指令指针

3、指令指针FR 标志位寄存器标志位寄存器4、专用寄存器、专用寄存器第二章第二章 Intel 系列处理器系列处理器8086/8088 二、存储器的结构二、存储器的结构 1、数据存放的格式、数据存放的格式 对对一一个个16位位的的操操作作数数,存存放放方方式式是是:存存放放在在两两个个连连续续存存储储单单元元,低低字字节节存存放放在在偶偶数数地地址址单单元元,高高字字节存放在奇数地址单元。节存放在奇数地址单元。按按上上述述格格式式存存放放,存存/取取一一个个16位位的的数数据据只只需需一一个总线周期个总线周期,否则否则,需要两个总线周期。需要两个总线周期。如下图所示如下图所示:8086用用A0 0选

4、择偶存储体选择偶存储体,用用 选择奇存储体选择奇存储体,BHE第二章第二章 Intel 系列处理器系列处理器8086/8088 A0D15D8D7D0BHEBHEA0操作操作0 00 11 01 1同时访问奇偶存储体同时访问奇偶存储体访问偶存储体访问偶存储体访问奇存储体访问奇存储体无效无效若不按照上述格式存放数据若不按照上述格式存放数据,则访问一个则访问一个16位的位的字字,需要需要2个访存周期。个访存周期。第二章第二章 Intel 系列处理器系列处理器8086/8088 例例:MOV(2013H),AX;将将AX的的16位数据存入位数据存入2013H开始的单元。开始的单元。指指令令执执行行时

5、时,A0 1,AX70存存入入地地址址2013H单单元元(一一个个总总线线周周期期),然然后后地地址址自自动动加加1(此此时时A00),将将AX158存入存入2014H单元单元(再一个总线周期再一个总线周期)。2、存储器分段以及地址的形成、存储器分段以及地址的形成 将存储器逻辑上划分为每将存储器逻辑上划分为每64K为一个段为一个段段基地址段基地址 16段内偏移量段内偏移量(物理地址物理地址)实际访问单元地址实际访问单元地址=左移左移4位位 段寄存器段寄存器15 0 偏移量偏移量15 016位基地址位基地址 000019 0 20位的物理地址位的物理地址外部地址总线外部地址总线+基地址基地址偏移

6、量偏移量一一个个段段三、三、8086的中断系统的中断系统 (一一)中断源中断源INTR 屏蔽中断屏蔽中断NMI 非屏蔽中断非屏蔽中断1、外部中断、外部中断 2、内部中断、内部中断 处处理理器器运运行行过过程程中中,由由于于其其内内部部某某种种异异常常或或错错误而在内部自动产生的误而在内部自动产生的,比如比如:除除法法出出错错中中断断:如如商商大大于于目目标标寄寄存存器器所所能能表示的范围表示的范围;单步中断单步中断;断点中断断点中断;溢出中断等溢出中断等;(二二)转入中断服务程序转入中断服务程序 原理上原理上:中中断断请请求求信信号号INTR处处理理器器中中断断响响应应周周期期处处理理器器取取

7、得得中中断断向向量量将将中中断断向向量量转转换换为为中中断断服服务器程序地址务器程序地址程序计数器程序计数器中断服务器程序。中断服务器程序。对对8086处理器处理器:处处理理器器将将中中断断向向量量码码乘乘4,以以此此作作为为地地址址查查找找中中断断向向量量表表,服服务务程程序序首首地地址址放放在在该该向向量量表表中中(中中断向量表共断向量表共1024字节字节)。如下图所示如下图所示:基地址基地址 偏移量偏移量 基地址基地址 偏移量偏移量.00 0304 071型中断型中断0型中断型中断四、四、8086的引脚及功能的引脚及功能 1、数据和地址引脚、数据和地址引脚 AD0AD15(T1为为地地址

8、址建建立立时时间间,T2、T3、T4是是数据建立时间数据建立时间)A19A16 2、控制及状态引脚、控制及状态引脚 Ready:数据准备好数据准备好(对对CPU是输入信号是输入信号)当当Ready=1 对读操作对读操作,指示要读入的数据指示要读入的数据已稳定的出现数据总线上已稳定的出现数据总线上;对对写操作写操作,数据已稳定写入数据已稳定写入0 数据未准备好数据未准备好 从时序上看从时序上看(以读周期为例以读周期为例):T1T2T3DataCPU采样数据采样数据ReadyT4地址地址AD15AD0CLK(1)不需要插入等待周期的情况不需要插入等待周期的情况:(2)需要插入等待周期的情况需要插入

9、等待周期的情况:T1T2T3DataCPU采样数据采样数据ReadyTW地址地址AD15AD0CLKT4Ready的产生的产生:8086处理器处理器Ready信信号发生器号发生器CLKM/IOR/WReady(输输 出出 信信 号号):M/IOM/IO1访问访问(读写读写)存储器存储器20 访问访问(读写读写)I/O端口端口控制存储器和控制存储器和I/O设备的读写设备的读写 M/IO的应用原理图的应用原理图EN地址地址 译译码码器器M/IO 译译码码器器EN地址地址存储存储芯片芯片 1存储存储芯片芯片 i.CSCS.端口端口选择选择信号信号:DT/RCPU执行执行写操作写操作:用用于于数数据据

10、传传输输方向的控制方向的控制 DT/R=1 DT/R=0方向控制信号方向控制信号(输出信号输出信号)读操作读操作:数据允许输出数据允许输出,控制数据锁存器是否开控制数据锁存器是否开门门:DEN构成了构成了8086的总线周期状态的总线周期状态:M/IO DT/R DEN ALE:地址锁存信号地址锁存信号M/IO DT/R DEN周期状态周期状态0 0 0 中断响应中断响应0 0 1 读读I/O端口端口0 1 0 写写I/O端口端口0 1 1 暂停暂停1 0 0 读指令码读指令码1 0 1 读存储器数据读存储器数据1 1 0 写存储器数据写存储器数据1 1 1 无效无效DT/R、ALE、DEN在电

11、路中的应用在电路中的应用:ALE 处处理理器器地址地址锁存锁存 器器A19A16双向双向数数据据锁存锁存器器AD15AD0存储器存储器存储器存储器 I/O DT/R DEN第二节第二节 Intel 80286与与8086的显著区别的显著区别:1.地地址址线线和和数数据据线线不不再再分分时时复复用用,简简化化了了硬硬件件设设计计;2.增加了地址线的宽度增加了地址线的宽度,物理地址空间增加到物理地址空间增加到16M 3.增加了新的指令增加了新的指令,以增强其控制能力。以增强其控制能力。4.引引入入存存储储管管理理中中的的虚虚存存管管理理机机制制。通通过过“虚虚地地址址”和和“保保护护”两两重重功功

12、能能对对存存储储器器管管理理提提供供了了支支持持,加强了对多用户加强了对多用户/多任务运行的管理能力。多任务运行的管理能力。随随着着处处理理器器以以及及微微机机系系统统的的发发展展,存存储储管管理理方方面都处于不断改进中面都处于不断改进中,其原因主要是其原因主要是:存储容量需要求的迅速提高存储容量需要求的迅速提高 多任务机制的采用多任务机制的采用 提高存储器的速度提高存储器的速度,以解决因存储器而引起以解决因存储器而引起的系统的系统速度瓶颈速度瓶颈相当于相当于8086的的BIU相当于相当于8086的的EUIU 指令部件指令部件EU 执行部件执行部件AU 地址部件地址部件BU 总线部件总线部件(

13、一一)主要构成主要构成一、一、80286微处理器的结构微处理器的结构(1)AU:按按EU的请求的寻址方式形成物理地址。的请求的寻址方式形成物理地址。描述子表基地址寄存器描述子表基地址寄存器 段基地址寄存器段基地址寄存器 段容量寄存器段容量寄存器 段限检查器段限检查器 地址加法器地址加法器 主要构成主要构成:(2)BU:按按AU形形成成的的物物理理地地址址,完完成成EU所所请请求求的的寻址过程和数据传送。寻址过程和数据传送。(4)EU:执行指令所要求的功能。执行指令所要求的功能。主要构成主要构成:总线时序控制器总线时序控制器 总线地址驱动器总线地址驱动器 数据收发器数据收发器 6字节指令预取队列

14、字节指令预取队列 (3)IU:完成指令译码完成指令译码包含指令译码器和指令队列包含指令译码器和指令队列以上四个部件之间的逻辑关系是以上四个部件之间的逻辑关系是:包包括括运运算算器器、微微程程序序控控制制器器、寄寄存存器器以以及及相相关关时序电路时序电路 AU IU EU BU 寻址请求寻址请求 物理地址物理地址 指令代码指令代码 操作数操作数 已译码指令已译码指令(二二)寄存器的结构寄存器的结构 第一类第一类:通用寄存器通用寄存器,与与8086相同。相同。第二类第二类:指针和变址寄存器指针和变址寄存器,与与8086相同相同第三类第三类:段寄存器与段寄存器与8086相同相同,用法上有所区别用法上

15、有所区别:对对外外访访问问当当 实地址模式实地址模式:与与8086相同相同虚地址保护模式虚地址保护模式:存放选择子存放选择子,而非段基地址而非段基地址第四类第四类:状态与控制寄存器状态与控制寄存器 标志位寄存器标志位寄存器FR:在在8086基础上增加了基础上增加了3位位:任务嵌套标志任务嵌套标志NT (1位位)I/O特权级标志特权级标志IOPL(2位位)新增机器状态字新增机器状态字MSW(16位寄存器位寄存器)TS EM MP PE15 4 3 2 1 0 PE(保护模式标志保护模式标志)在在程程序序执执行行过过程程中中,若若出出现现协协处处理理指指令令,并并有有MP=0且且EM=1,系系统统

16、自自动动产产生生异异常常中中断断7,进进入入相应的协处理仿真程序。相应的协处理仿真程序。当系统配置有当系统配置有80287时时,系统自动将系统自动将MP1,否则否则MP0。当当PE1,处理器进入虚地址保护模式处理器进入虚地址保护模式 MP(协处理器监视位协处理器监视位)EM(协处理器仿真位协处理器仿真位)系统中没有协处理器且应用程序需要协处理系统中没有协处理器且应用程序需要协处理,则用软件仿真协处理器的功能则用软件仿真协处理器的功能,则应将则应将EM1。TS EM MP PE15 4 3 2 1 0 TS(任务切换标志任务切换标志)作用作用:防止协处理程序现场被破坏防止协处理程序现场被破坏 发

17、生任务切换时发生任务切换时,将将TS1,当当MP=1时时,如果遇如果遇到协处理指令时到协处理指令时,自动产生异常中断自动产生异常中断7,在该异常在该异常中断处理程序中中断处理程序中,进行协处理器的现场切换。进行协处理器的现场切换。二、二、80286的引脚及功能的引脚及功能 1、D15D02、A23A0 地址线和数据线不再分时复用地址线和数据线不再分时复用,最大寻址空间最大寻址空间:224=16M 三、三、80286总线周期描述总线周期描述 1、中断响应周期、中断响应周期TsTcTcTi iTsTcTcTi iTi i第一个响应周期第一个响应周期第二个响应周期第二个响应周期三个空闲三个空闲T周期

18、周期Data中断向量中断向量ReadyCLKPCLK2、存储器读周期、存储器读周期(1)无等待周期的存储器读无等待周期的存储器读TsTcTcData地址地址CPU采样数据采样数据注注:实际系统要求在第二个实际系统要求在第二个Tc上降沿之前上降沿之前10ns,数据必须准备好。数据必须准备好。Ready(3)需要插入等待周期的存储器读需要插入等待周期的存储器读 假设假设:每每个个T周周期期为为50n ns,存存储储器器读读数数据据的的建建立立时间时间(简化为简化为读存储器的速度读存储器的速度)为为140n ns。因因为为从从进进入入Ts到到第第二二个个Tc的的上上降降沿沿为为125n ns,则需要

19、插入一个则需要插入一个Tw。Data地址地址CPU采样数据采样数据TcTsTcTw175n ns200n nsReady3、地址流水线、地址流水线 仍然假设每个仍然假设每个T周期为周期为50n ns,存储器读数据的存储器读数据的建立时间为建立时间为140n ns 目标目标:尽可能减少等待周期尽可能减少等待周期Tw措施措施:提前发出地址提前发出地址TsTcTcReady地址地址CPU采样数据采样数据TsTcTcData结论结论：地址流水线的简单描述地址流水线的简单描述:当前周期发出下一个周期所需要的地址当前周期发出下一个周期所需要的地址;或或 上一个周期发出当前周期所需要的地址。上一个周期发出当

20、前周期所需要的地址。采用地址流水线后采用地址流水线后,由于地址信号的提前建立由于地址信号的提前建立,与非地址的流水线相比与非地址的流水线相比,可以尽量减少插入可以尽量减少插入Tw等待周期。因而加快了访存速度。等待周期。因而加快了访存速度。(但并没有提高存储器的速度但并没有提高存储器的速度)。四、四、80286的工作模式的工作模式 (一一)实地址模式实地址模式 系系统统开开机机复复位位时时,自自动动进进入入实实地地址址模模式式,A23A20自自动置为动置为0,以以 A19A0寻址寻址1M的存储空间。的存储空间。(二二)虚地址保护模式虚地址保护模式 该模式主要针对在多任务机制中的存储管理。该模式主

21、要针对在多任务机制中的存储管理。1.虚地址保护模式的基本概念虚地址保护模式的基本概念 两个方面的含义两个方面的含义:虚虚地地址址:程程序序设设计计者者可可以以寻寻址址一一个个比比实实际际物物理理地址空间地址空间(16M)大得多的虚存空间大得多的虚存空间(1000M)。保护保护w 地址空间上的保护地址空间上的保护 避免多任务机制下的越界访问避免多任务机制下的越界访问为什么需要保护为什么需要保护？多任务机制的引入多任务机制的引入保护的具体内容是什么？保护的具体内容是什么？特权级的保护特权级的保护 比如防止应用软件修改系统软件或数据比如防止应用软件修改系统软件或数据 访问权限的保护访问权限的保护 如

22、如可读可读或或可读可读/写写、可执行可执行或或可读可读/可执行可执行等等保护什么保护什么?对存储空间的对存储空间的(数据和程序的数据和程序的)保护保护2.保护模式下的寻址过程保护模式下的寻址过程 为为实实现现“虚虚地地址址”和和“保保护护”两两大大功功能能,系系统统必必须须提提供供一一种种“机机制制”或或“平平台台”或或一一个个“中中间间环环节节”来实施并完成上述两大功能。来实施并完成上述两大功能。实地址模式下的寻址过程实地址模式下的寻址过程:段基地址段基地址段基地址段基地址 0000偏移量偏移量+20位物理地址位物理地址内存单元内存单元为实施为实施“虚地址保护虚地址保护”所希望的寻址过所希望

23、的寻址过程程:应应 用用 设设 计计者者 给给 出出 的的虚地址虚地址 实施保护实施保护 实现虚地址到实现虚地址到 实地址的转换实地址的转换物理地址物理地址内存单元内存单元 “虚地址保护虚地址保护”实施的中间平台实施的中间平台“中中间间平平台台”的的核核心心部部分分:描述子描述子(Descriptor)描述子的作用描述子的作用:刻划存储段的属性刻划存储段的属性(比如一个段的保护属性比如一个段的保护属性)并提供虚地址到实地址转化的信息并提供虚地址到实地址转化的信息 描描述述子子的的引引入入,存存储储器器构构成成就就由由若若干干存存储储段段和和若若干干存存储储段段的的描描述述子子构构成成,因因此此

24、存存储储器器的的组组织织形形式式就就由由实实地地址址模模式式的的单单一一的的“存存储储段段”变变为为两两级级结结构构,即即:(1)一系列可变长的段一系列可变长的段(1 64K)(2)一系列的描述子一系列的描述子描述子分类描述子分类:按描述子的作用范围按描述子的作用范围:局部描述子和全局描述子局部描述子和全局描述子 局部描述子局部描述子刻刻划划某某一一个个任任务务所所要要访访问问代代码码段段或或数数据据段段的的描描述述子子,作作用用于于该该任任务务所所要要访访问问的的范范围围。这这些些描描述述子子的的的的组组合合构构成成一一个个描描述述子子表表,称称为为局部描述子表局部描述子表LDT。每个任务都

25、有一个每个任务都有一个LDT。从描述子的功能来划分从描述子的功能来划分:数据数据/代码段描述子代码段描述子 全局描述子全局描述子 作作用用范范围围涉涉及及系系统统中中所所有有的的代代码码段段和和数数据据段段。所所有有这这些些描描述述子子的的组组合合构构成成一一个个全全局局描描述述子子表表GDT。整个系统只有一个整个系统只有一个GDT。用用于于刻刻划划一一个个存存放放数数据据或或代代码码的的存存储储段段的的各各种种属属性性。比比如如该该段段的的特特权权级级、段段限限、读读写写属属性性、并提供从虚地址到实地址转换的信息。并提供从虚地址到实地址转换的信息。门描述子门描述子:实实现现不不同同任任务务间间的的转转换换和和同同一一任任务的不同代码段之间的转移。务的不同代码段之间的转移。任务状态段描述子任务状态段描述子保护模式下寻址过程示意图保护模式下寻址过程示意图:选择子选择子 偏移量偏移量15 0 15 0+段基地址段基地址23 0描述子表基地址寄存器描述子表基地址寄存器存贮器存贮器.描述子描述子描述子描述子描述子描述子被访单元被访单元描描述述子子表表