微处理器与指令系统.ppt

《微处理器与指令系统.ppt》由会员分享，可在线阅读，更多相关《微处理器与指令系统.ppt（138页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第二章第二章 微处理器和指令系统微处理器和指令系统2.1 2.1 IntelIntel系列微处理器概述系列微处理器概述2.2 2.2 8086/8088微处理器微处理器2.3 2.3 Pentium微处理器微处理器2.4 2.4 PentiumPentium微处理器指令系统微处理器指令系统2-11 Intel 8086/8088 Intel 8086/8088 微处理器微处理器2.1.2 Intel 80486 2.1.2 Intel 80486 微处理器微处理器2.1.3 Pentium 2.1.3 Pentium 微处理器微处理器(80586)(80586)2.1.4 Pentium Pr

2、o 2.1.4 Pentium Pro 微处理器微处理器2.1.5 Pentium 2.1.5 Pentium 微处理器微处理器2.1.6 Pentium 2.1.6 Pentium 微处理器微处理器2.1.7 Pentium 4 2.1.7 Pentium 4 微处理器微处理器2.1 2.1 IntelIntel系列微处理器概述系列微处理器概述2-22.1.1 2.1.1 Intel 8086/8088 Intel 8086/8088 微处理器微处理器 8086 8086是是19781978年推出的全年推出的全1616位微处理器位微处理器,8088,8088是是1971979 9年年推出的推

3、出的准准1616位微处理器。二者除位微处理器。二者除外外数据总线位数（数据总线位数（80868086为为1616位，位，80888088为为8 8位）及与此相关的部分逻辑稍有差别外位）及与此相关的部分逻辑稍有差别外,内内部结构和基本性能相同（地址总线部结构和基本性能相同（地址总线2020位）位）,指令系统完全指令系统完全兼容。兼容。在在8086/80888086/8088的设计中，引入了两个重要的结构概念：的设计中，引入了两个重要的结构概念：指令流水线指令流水线 存储器分段存储器分段 这两个概念在以后升级的这两个概念在以后升级的IntelIntel系列微处理器中一直被沿用和发系列微处理器中一直

4、被沿用和发展。正是这两个概念的引入，使展。正是这两个概念的引入，使8086/80888086/8088比原来的比原来的8 8位位MPUMPU在运行速在运行速度、处理能力和对存储空间的访问等性能方面有很大提高。度、处理能力和对存储空间的访问等性能方面有很大提高。2-32.1.2 2.1.2 8048680486微处理器微处理器 1.1.内部寄存器的容量都扩充到了内部寄存器的容量都扩充到了3232位或以上，具有全位或以上，具有全3232 位数据处理能力，并可进行位数据处理能力，并可进行6464位的数据运算。位的数据运算。2.2.片内存储管理部件可实现段页式存储管理片内存储管理部件可实现段页式存储管

5、理,比比8028680286可可 提供更大的虚拟存储空间和物理存储空间。提供更大的虚拟存储空间和物理存储空间。3.3.新增了一种保护模式下的工作方式新增了一种保护模式下的工作方式,即虚拟即虚拟80868086方式。方式。4.4.指令流水线增加到了指令流水线增加到了6 6级。级。5.5.提供了提供了3232位外部总线接口，最大数据传输速率显著提位外部总线接口，最大数据传输速率显著提 高。高。8048680486是继是继8038680386之后推出的第二代之后推出的第二代3232位高性能微处理器位高性能微处理器,它以提高性能和面向多处理器系统为主要目标。它以提高性能和面向多处理器系统为主要目标。8

6、048680486继承了继承了8038680386的各种优点，表现在以下几方面：的各种优点，表现在以下几方面：2-4 1.1.片内集成了一个浮点运算单元片内集成了一个浮点运算单元FPU FPU。2.2.内含一个内含一个8 8KBKB的数据与指令合用的的数据与指令合用的CacheCache。3.3.采用采用RISCRISC技术。技术。使芯片内的不规则控制部分减少，同使芯片内的不规则控制部分减少，同时常用基本指令采用硬件逻辑控制执行，使基本指令可以用时常用基本指令采用硬件逻辑控制执行，使基本指令可以用一个时钟周期完成。一个时钟周期完成。4.4.采用一种突发总线（采用一种突发总线（Burst Bus

7、Burst Bus）的技术。的技术。使取得一使取得一个地址后，与该地址相关的一组数据可以连续输入个地址后，与该地址相关的一组数据可以连续输入/输出输出,有有效地解决了微处理器同内存储器之间的数据交换问题。效地解决了微处理器同内存储器之间的数据交换问题。5.5.面向多处理器结构，增加了支持多机操作的指令。面向多处理器结构，增加了支持多机操作的指令。2.1.2 2.1.2 8048680486微处理器微处理器 除以上除以上8038680386、8048680486共有的特点之外，共有的特点之外，8048680486也采用了也采用了许多新技术：许多新技术：2-52.1.2.1.3 Pentium3

8、Pentium微处理器（微处理器（8058680586）1.1.采用超标量体系结构。采用超标量体系结构。2.2.内置的浮点运算部件采用超流水线技术。内置的浮点运算部件采用超流水线技术。3.3.增加了分支指令预测。增加了分支指令预测。4.4.内置了指令和数据两个独立的超高速缓存器，内置了指令和数据两个独立的超高速缓存器，避免了预取指令和数据可能发生的冲突。避免了预取指令和数据可能发生的冲突。Pentium Pentium是一种高性能的是一种高性能的3232位微处理器。其对位微处理器。其对8048680486作了下列重大改进：作了下列重大改进：2-6 5.5.采用采用6464位外部数据总线。位外部

9、数据总线。6.6.引入了大型机中采用的引入了大型机中采用的内部错误检测、功能冗余检验内部错误检测、功能冗余检验和错误报告等自诊断功能。和错误报告等自诊断功能。7.7.进行了更多的可测性设计。进行了更多的可测性设计。8.8.提供了独特的性能监察功能，以利于软、提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。硬件产品的优化和升级。9.9.提供了灵活的存储器页面管理。提供了灵活的存储器页面管理。2.1.2.1.3 Pentium3 Pentium微处理器（微处理器（8058680586）2-7n精简指令集技术。精简指令集技术。n二级缓冲结构。二级缓冲结构。n乱序执行和预测执行技术。乱序执行

10、和预测执行技术。n三级超标量和三级超标量和1414级超流水线结构。级超流水线结构。n寄存器重命名技术寄存器重命名技术 2.1.2.1.4 Pentium Pro4 Pentium Pro微处理器微处理器 简称简称P6P6，中文名为中文名为“高高能奔腾能奔腾”。在体系结构中采。在体系结构中采用了许多新的思想和新的技用了许多新的思想和新的技术：术：2-82.1.2.1.5 Pentium 5 Pentium 微处理器微处理器 P6P6级微处理器的第二代产品，从级微处理器的第二代产品，从系统结构角度看，主要采用了以下几系统结构角度看，主要采用了以下几种先进技术：种先进技术：n采用了由三种创新处理技巧

11、结合的采用了由三种创新处理技巧结合的动态执行技术动态执行技术，即：多分支预测、数据流分析和推测执行。即：多分支预测、数据流分析和推测执行。n双重独立总线技术（双重独立总线技术（DIB,Dual Independent BusDIB,Dual Independent Bus）多媒体增强技术（多媒体增强技术（MMXMMX技术）技术）采用单指令流多数据流采用单指令流多数据流SIMDSIMD技术技术 新增加了新增加了5757条功能强大的条功能强大的MMXMMX指令指令2-92.1.2.1.6 Pentium 6 Pentium 微处理器微处理器 Pentium Pentium 是第三代是第三代P6P6

12、级微处级微处理器产品。与理器产品。与PentiumPentium相比相比,有如有如下改进：下改进：n前端总线的时钟频率为前端总线的时钟频率为100MHz 100MHz(采用采用0.180.18mm新工艺的新工艺的Pentium Pentium，其前端总线达到其前端总线达到133133MHz)MHz)。n将将256256KBKB的的L2 CacheL2 Cache集成到了芯片内。集成到了芯片内。n增加了增加了 7070条流式单指令多数据扩展条流式单指令多数据扩展SSESSE指令。指令。n首次设置了处理器序列号首次设置了处理器序列号PSNPSN。2-102.1.2.1.7 Pentium 47 P

13、entium 4微处理器微处理器 1.1.采用了超级管道技术，使用长采用了超级管道技术，使用长达达2020级的分支预测级的分支预测/恢复管道，而恢复管道，而P6P6只有只有1010级。级。2.2.它的简单算术逻辑单元它的简单算术逻辑单元(ALU)(ALU)采用采用2 2倍的处理器倍的处理器核心频率运行。核心频率运行。3.3.动态执行技术中的指令池能容下动态执行技术中的指令池能容下126126条指令。条指令。4.4.内含一个内含一个4KB4KB的分支目标缓冲。的分支目标缓冲。5 5.增加了由增加了由144144条新指令组成的条新指令组成的SSE2SSE2。它是第一个非它是第一个非P6P6核心结构

14、的全新核心结构的全新3232位微处理器，与位微处理器，与P6P6级微处理器相比，级微处理器相比，主要结构特点如下：主要结构特点如下：2-1112.2 2.2 Intel8086/8088Intel8086/8088微处理器微处理器内部结构内部结构指令流水线指令流水线存储器分段存储器分段 8086 8086是全是全1616位微处理器，位微处理器，80888088是准是准1616位微处理器。二位微处理器。二者除了外数据总线位数及与此相关的部分逻辑稍有差别外，者除了外数据总线位数及与此相关的部分逻辑稍有差别外，内部结构和基本性能相同，指令系统完全兼容。内部结构和基本性能相同，指令系统完全兼容。2-1

15、21.1.内部结构内部结构2.2 2.2 Intel 8086/8088Intel 8086/8088微处理器微处理器20位位ABEU控制电路控制电路总线总线控制电路控制电路通用寄存器通用寄存器累加器累加器基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器堆栈指针堆栈指针基址指针基址指针目的变址目的变址源变址源变址指针寄存器指针寄存器变址寄存器变址寄存器 地址地址加法器加法器运算暂存器运算暂存器ALU标志寄存器标志寄存器指令指针指令指针内部暂存器内部暂存器指令队列指令队列总线接口单元总线接口单元(BIU)BIU)执行单元执行单元(EU)EU)外部总线外部总线8086/8088DB80

16、88:8位位8086:16位位CSCSDSDSSSSSESESIPIP1 2 3 4 5 61 2 3 4 5 68 8位位80888086AX AH ALBX BH BLCX CH CLDX DH DL SPBPDISIALU DB1616位位段寄存器段寄存器2-13 这种流水线操作并没有减少每条指令的执行步骤与这种流水线操作并没有减少每条指令的执行步骤与时间，但由于各指令的不同步骤之间并行执行，从而极时间，但由于各指令的不同步骤之间并行执行，从而极大地提高了指令流（程序）的执行速度。大地提高了指令流（程序）的执行速度。流水线操作的优点：指令队列的存在使流水线操作的优点：指令队列的存在使EU

17、EU和和BIUBIU并行工并行工作作,取指令和分析、执行指令操作可重叠进行，形成了两级取指令和分析、执行指令操作可重叠进行，形成了两级指令流水线结构，减少了指令流水线结构，减少了CPUCPU等待时间，提高了等待时间，提高了CPUCPU的利用率，的利用率，加快了整机运行速度，降低了对存储器存取速度的要求。加快了整机运行速度，降低了对存储器存取速度的要求。2.2.指令流水线指令流水线取指令取指令1 1 取指令取指令2 2 取数据取数据1 1 取指令取指令3 3 存结果存结果1 1 取指令取指令4 4 取指令取指令5 5 等待等待 译码译码1 1 执行执行1 1 译码译码2 2 执行执行2 2 译码

18、译码3 3 BIUBIUEUEU 8086/8088 8086/8088的指令的指令“流水流水”操作操作2.2 2.2 Intel 8086/8088Intel 8086/8088微处理器微处理器2-14 将将1 1MBMB的物理存储空的物理存储空间分成若干个逻辑段间分成若干个逻辑段,每每段大小为段大小为6464KBKB。64KB30000H(段基址段基址)段段的的起起始始单单元元地地址址叫叫段段基基址址，存存放放在在段段寄寄存存器器中中。通通过过4 4个个段段寄寄存存器器，CPUCPU每每次次可可同同时时对对4 4个段进行寻址。个段进行寻址。3.3.存储器分段存储器分段2.2 2.2 Int

19、el 8086/8088Intel 8086/8088微处理器微处理器内存内存 00000H00001H00002H00003HFFFFFH2-15 分段方式不分段方式不唯一，各段之间唯一，各段之间可以连续、分离、可以连续、分离、部分重叠或完全部分重叠或完全重叠，这主要取重叠，这主要取决于对各个段寄决于对各个段寄存器的预置内容。存器的预置内容。2.2 2.2 Intel 8086/8088Intel 8086/8088微处理器微处理器1000H2000H3100H3100H代码段代码段（64KB）堆栈段堆栈段（64KB）数据段与数据段与附加数据附加数据段重叠段重叠（64KB）CS10000H2

20、0000H31000HSSDSES1FFFFH2FFFFH40FFFH 存储器分段结构示例2-16 物理地址物理地址是是1 1MBMB存储存储空间中的某一单元地址，空间中的某一单元地址，用用2020位地址码表示位地址码表示,CPUCPU访问存储器时，地址总访问存储器时，地址总线上送出的就是物理地线上送出的就是物理地址。址。逻辑地址逻辑地址在编程时在编程时采用，由段基址和偏移采用，由段基址和偏移地址组成，两者均为地址组成，两者均为1616位。位。内存内存20000H20A00H0A00H物理地址物理地址20A00H逻辑地址逻辑地址2000 物理地址和逻辑地址物理地址和逻辑地址2.2 2.2 In

21、tel 8086/8088Intel 8086/8088微处理器微处理器2-17逻辑地址与逻辑地址与2020位物理地址的变换关系：位物理地址的变换关系：物理地址物理地址=段基址段基址16+16+偏移地址偏移地址偏移地址偏移地址段基址段基址段基址段基址 0000 00002020位物理地址位物理地址逻辑地址逻辑地址15 0 15 015 0 15 0 左移四位左移四位19 019 0地址地址加法器加法器 逻辑逻辑地址与物理地址的变换地址与物理地址的变换2.2 2.2 Intel 8086/8088Intel 8086/8088微处理器微处理器2-18 2.3 2.3 PentiumPentium

22、微处理器微处理器2.3.1 2.3.1 内部结构与外部引脚内部结构与外部引脚2.3.2 2.3.2 内部寄存器内部寄存器2.3.3 2.3.3 PentiumPentium的四种工作方式的四种工作方式2-19 PentiumPentium在结构上由如下功能部件组成：在结构上由如下功能部件组成：整数执行单元整数执行单元 浮点单元浮点单元 指令指令CacheCache和数据和数据CacheCache 指令预取单元指令预取单元 指令译码单元指令译码单元 地址转换与管理单元地址转换与管理单元 总线接口单元总线接口单元 控制单元控制单元 这些功能部件除地址转换与管理单元与这些功能部件除地址转换与管理单元

23、与80386/8048680386/80486保持兼容外，其他都进行了重新设计。保持兼容外，其他都进行了重新设计。2.3.1 2.3.1 内部结构和外部引脚内部结构和外部引脚2-201.内部结构内部结构地址地址转换转换与与存储存储管理管理单元单元APICDP逻辑逻辑控制控制ROM浮点单元浮点单元8KB指令指令高速缓存高速缓存TLB预取预取地址地址指令预取单元指令预取单元指令译码单元指令译码单元总线总线单元单元8KB数据数据高速缓存高速缓存TLB控制单元控制单元地址生成地址生成U流水线流水线地址生成地址生成V流水线流水线整数寄存器组整数寄存器组ALUU流水线流水线ALUV流水线流水线控制控制寄存

24、器组寄存器组加法加法除法除法乘法乘法桶形移位器桶形移位器控制控制指令指令指针指针分支检验分支检验与目标地址与目标地址32位位地址地址总线总线323232326464位数位数据总线据总线数据数据控制控制控制控制64位位数据数据总线总线32位地位地址总线址总线分支目标分支目标缓冲器缓冲器32323280802.2.1 2.2.1 内部结构和外部引脚内部结构和外部引脚1)1)总线接口单元总线接口单元 主要用于管理访问外主要用于管理访问外部存储器和部存储器和 I/OI/O端口必端口必须的地址、数据和控制须的地址、数据和控制总线，完成预取指令、总线，完成预取指令、读读/写数据等总线操作。写数据等总线操作

25、。2)2)整数执行单元整数执行单元 由由“U”U”和和“V”V”两条指两条指令流水线构成超标量流水令流水线构成超标量流水线结构，其中每条流水线线结构，其中每条流水线都有自己的都有自己的ALUALU、地址生地址生成逻辑和成逻辑和CacheCache接口。接口。3)3)预取缓冲单元预取缓冲单元 预取缓冲单元在总线预取缓冲单元在总线接口单元空闲时，负责接口单元空闲时，负责提前去内存或指令提前去内存或指令CacheCache预取指令。其指令预取预取指令。其指令预取缓冲器在前一条指令执缓冲器在前一条指令执行结束之前可以预取多行结束之前可以预取多达达9494个字节的指令代码。个字节的指令代码。4)4)指令

26、译码单元指令译码单元 将预取的指令译成将预取的指令译成PentiumPentium可以执行的控制信号并送控可以执行的控制信号并送控制单元。对绝大多数指令来制单元。对绝大多数指令来说说,PentiumPentium微处理器可以做微处理器可以做到每个时钟周期以并行方式到每个时钟周期以并行方式完成两条指令的译码操作。完成两条指令的译码操作。5)5)控制单元控制单元 负责解释来自指令译码负责解释来自指令译码单元的指令字和控制单元的指令字和控制ROMROM的微代码。控制部件的输的微代码。控制部件的输出直接控制两条指令流水出直接控制两条指令流水线和浮点单元。线和浮点单元。6)6)地址转换与存储管理单元地址

27、转换与存储管理单元 Pentium Pentium的地址转换与存储的地址转换与存储管理单元与管理单元与80386/8048680386/80486保持保持完全兼容，由分段和分页部完全兼容，由分段和分页部件组成。件组成。PentiumPentium除继续支持除继续支持4 4KBKB大小的页面外，还允许使大小的页面外，还允许使用高达用高达4 4MBMB的页面，从而减少的页面，从而减少了页面切换的频率，并加快了页面切换的频率，并加快了某些应用程序的执行。了某些应用程序的执行。7)7)独立的指令独立的指令CacheCache和和 数据数据CacheCache PentiumPentium片内有两个片内

28、有两个8 8KBKB的超高速缓存器，的超高速缓存器，一个是指令一个是指令CacheCache，一一个是数据个是数据CacheCache。指令指令和数据分别使用不同的和数据分别使用不同的CacheCache，使使PentiumPentium中数中数据和指令的存取减少了据和指令的存取减少了冲突，提高了性能。冲突，提高了性能。8)8)浮点运算单元浮点运算单元2-212.Pentium2.Pentium的外部引脚的外部引脚Inter Pentium CPU写写顺顺序序控控制制总总线线地地址址总总线线 CLK PRDY R/SHLDA IBT IV IU 模模式式探探针针执执行行跟跟踪踪 TDITMS

29、TRST RESET TCK TDO BUSCHKFRCMCSMI NMI IERR FREE IGNNESMIACT BREQHOLD BOFF INIT INTREWBEWB/WTFLUSHKENPWTPCDNA INVAPCHKPCHKPENW/RM/IOADSD/CSCYCLOCKCACHEBRDYAHOLDEADSHITHITMAP时时钟钟 初初始始化化 中中断断控控制制缓缓存存高高速速内内部部出出错错浮浮点点错错余余检检测测功功能能冗冗理理模模式式系系统统管管测测试试访访问问期期定定义义总总线线周周总总线线仲仲裁裁总总线线周周期期错错数数据据总总线线偶偶校校验验数数据据奇奇地地址址

30、屏屏蔽蔽偶偶校校验验地地址址奇奇断断点点/性性能能检检测测A31A3BE7BE0A20MD63D0DP7DP0BT3BT0BP3BP2PM1/BP1PM0/BP02-22基本寄存器基本寄存器系统级寄存器系统级寄存器调试和调试和模型专用模型专用寄存器寄存器浮点寄存器浮点寄存器PentiumPentium的内部寄存器，按功能可分为的内部寄存器，按功能可分为4 4类：类：2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器2-232.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器标志寄存器标志寄存器指令指针寄存器指令指针寄存器EFLAGSEFLAGSFLAG

31、SFLAGSEIPEIPIPIP31 15 031 15 031 15 031 15 031 16 15 7 031 16 15 7 0通通 用用 寄寄 存存 器器EAX EAX AH AH AX AX ALALEBX EBX BH BH BX BX BLBLECX ECX CHCH CX CX CLCLEDX EDX DHDH DX DX DLDLEDI DIEDI DIESI SIESI SIEBP BPEBP BPESP SPESP SP1.1.基本寄存器基本寄存器选择器选择器CSCSSSSSDSDSESESFSFSGSGS15 0 63 015 0 63 0描述符高速缓存器描述符高速缓

32、存器段段 寄寄 存存 器器 E E I IP P用用于于保保存存下下一一条条待待预预取取指指令令相相对对于于代代码码基基址址的的偏偏移移量量。它它的的低低 1 16 6位位也也可可单单独独 访访 问问，称称 之之 为为 I I P P。2-24 标志寄存器位定义标志寄存器位定义2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器C CF FEFLAGSEFLAGSFLAGSFLAGS31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 031 30 29 28

33、27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0A AC CV VMMR RF F0 0N NT TIOPLIOPLO OF FD DF FI IF FT TF FS SF FZ ZF F0 0A AF F0 0P P F F0 0X X 对准检查标志对准检查标志X X 虚拟虚拟8686模式标志模式标志X X 恢复标志恢复标志X X 嵌套标志嵌套标志X X 特权级标志特权级标志S S 溢出标志溢出标志C C 方向标志方向标志X X 中断允许标志中断允许标志X X 自陷标志自陷标志S S 符号标志符

34、号标志S S 零标志零标志S S 辅助进位标志辅助进位标志S S 奇偶标志奇偶标志S S 进位标志进位标志注注:S S表示状态标志表示状态标志,X X表示系统标志表示系统标志,C C表示控制标志表示控制标志X X 虚拟中断标志虚拟中断标志X IDX ID标志标志X X 虚拟中断挂起虚拟中断挂起0 0 0 0 0 0 0 0 0 0VIFVIPI ID D2-25选择器选择器描述符高速缓存器描述符高速缓存器CSSSDSESFSGS15 0 63 015 0 63 0段段寄寄存存器器 段寄存器段寄存器PentiumPentium有有6 6个段寄存器：个段寄存器：2.3.2 2.3.2 Pentiu

35、mPentium内部寄存器内部寄存器CS-CS-指明当前的代码段指明当前的代码段SS-SS-指明当前的堆栈段指明当前的堆栈段DSDSESESFS FS GSGS决定程序使用决定程序使用存储器区域块存储器区域块指明当前的指明当前的4 4个数据段个数据段编程者可直编程者可直接访问的接访问的编程者不能编程者不能访问的访问的 程序中（或系统）装入段选择器的也不再是直接的段程序中（或系统）装入段选择器的也不再是直接的段基址，而是一个指向某个段描述符的基址，而是一个指向某个段描述符的16位的段选择符。位的段选择符。2-261.1.实实地地址址方方式式和和虚虚拟拟80868086方方式式下下相相同同，段段的

36、的长长度度固固定定为为6464KB,KB,段段选选择择器器就就是是段段寄寄存存器器,它它保保存存的的是是逻逻辑辑段段基基址址的的高高1616位位，将将它它的的内内容容左左移移4 4位位即即可可得得到到实际段基址，而不必使用描述符高速缓存器。实际段基址，而不必使用描述符高速缓存器。2.2.在在保保护护虚虚地地址址方方式式下下，段段的的长长度度可可以以在在1 1字字节节到到4 4G G字字节节之之间间变变化化；为为了了描描述述每每个个段段的的基基址址、属属性性和和边边界界，为为每每个个段段定定义义了了一一个个描描述述符符。操操作作系系统统使使用用的的和和各各任任务务公公用用的的段段描描述述符符放放

37、在在一一起起构构成成全全局局描描述述符符表表GDTGDT；某某个个任任务务专专用用的的段段描描述述符符放放在在一一起起构成构成局部描述符表局部描述符表LDTLDT。PentiumPentium段的定义与段的定义与80868086有所不同：有所不同：2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器段段 的的 类类 型型1.1.存储段存储段:代码段、数据段和堆栈段代码段、数据段和堆栈段.2.2.系统段：局部描述符表系统段：局部描述符表(LDT)LDT)段和任务状态段段和任务状态段(TSS).TSS).3.3.门：调用门、中断门、陷进门和任务门门：调用门、中断门、陷进门和任务

38、门 门是保护模式新增加的。门并不是段，但是，由它可以通门是保护模式新增加的。门并不是段，但是，由它可以通向一个程序的入口或一个任务的入口，而程序在存储器中表现向一个程序的入口或一个任务的入口，而程序在存储器中表现为代码段，因此，门与代码段有关，也把它划归到系统段这一为代码段，因此，门与代码段有关，也把它划归到系统段这一类。类。一、一、32 32位微型计算机接口技术及应用位微型计算机接口技术及应用刘乐善刘乐善华中科技大学出版社华中科技大学出版社2006.122006.12二、二、三三 级级 偏偏 硬硬 考考 试试 教教 程程 江正战江正战东南大学出版社东南大学出版社2004.62004.62-2

39、7 描述符与描述符表描述符与描述符表GDTLDT描述符描述符0描述符描述符1 1描述符描述符0 0描述符描述符1 1GDTRGDTRLDTRLDTR+0+0+1+1+2+2+3+3+4+4+5+5+6+6+7+7段边界段边界7 70 0位位段边界段边界15158 8位位段基址段基址7 70 0位位段基址段基址15158 8位位段基址段基址23231616位位属性属性段边界段边界4 4位位段基址段基址31312424位位属性属性描述符格式描述符格式2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器2-28 段的的选择符段的的选择符 为了说明一个段的描述符在哪个表中，表的序号

40、是为了说明一个段的描述符在哪个表中，表的序号是多少以及特权的高低，为每个段定义了一个多少以及特权的高低，为每个段定义了一个1616位的选择位的选择符，存于段选择器中，其格式为：符，存于段选择器中，其格式为：描述符索引描述符索引段描述符段描述符iLDTGDT0 1INDEX TI RPLb15 b3 b2 b1 b0表指示符表指示符描述符描述符i（0 089118911）段描述符段描述符0描述符描述符000 00 特权级特权级0 001 01 特权级特权级1 110 10 特权级特权级2 211 11 特权级特权级3 3请求特权级请求特权级2.3.2 2.3.2 PentiumPentium内部

41、寄存器内部寄存器2-29 将一个选择符装入一个段选择器时，处理器将自动将一个选择符装入一个段选择器时，处理器将自动从从GDTGDT或或LDTLDT中找到其对应的描述符装入相应描述符高速中找到其对应的描述符装入相应描述符高速缓存器中。缓存器中。2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器描述符描述符6464基址基址物理存储器物理存储器LDTLDTDSDS数据段数据段0040H界限界限15 3 215 3 2描述符高速缓存器描述符高速缓存器DSDS选择符选择符63 063 0属性属性装入装入DSDS段描述符段描述符TI=1TI=1指示指示LDTLDT1313位索引指向位

42、索引指向LDTLDT的第的第6464个段描述符个段描述符13131010 以后，每当访问存储器时，与所用段相关的段描述符高以后，每当访问存储器时，与所用段相关的段描述符高速缓冲器就自动参与该次存储器访问操作。转换关系速缓冲器就自动参与该次存储器访问操作。转换关系：线性地址线性地址=段描述符高速缓存器中段基址段描述符高速缓存器中段基址+偏移地址偏移地址 图2.11和2.152-30 PentiumPentium微微处处理理器器中中包包含含一一组组系系统统级级寄寄存存器器:即即5 5个个控控制制寄寄存存器器CRCR0 0CRCR4 4和和4 4个个系系统统地地址址寄寄存存器器。这这些些寄寄存存器器

43、只只能能由由在在特特权权级级 0 0上上运运行行的的程程序序（一一般是操作系统）访问。般是操作系统）访问。2.2.2 2.2.2 PentiumPentium内部寄存器内部寄存器 控制寄存器控制寄存器 PentiumPentium在在8048680486控控制制寄寄存存器器CR0CR0CR3CR3的的基基础础上上新新增增了了一一个个控控制制寄寄存存器器CRCR4 4,这这些些寄寄存存器器用用来来存存放放全全局局特特性性的的机机器器状状态态和和实实现现对对8080X86/X86/PentiumPentium微处理器的多种功能的控制与选择。微处理器的多种功能的控制与选择。2.2.系统级寄存器系统级

44、寄存器2-31数字运算错数字运算错页页FaultFault线性地址线性地址保保 留留31 30 29 7 631 30 29 7 6 5 5 4 3 4 3 2 2 1 1 0 0页管理页管理 使能使能CacheCache不使能不使能不通写不通写对准标志对准标志写保护写保护保护允许保护允许监视监视FPUFPU仿真仿真FPUFPU任务转换任务转换FPUFPU类型类型PGPGCDCDNWNW保留保留 AMAMWPWP保留保留NENEETET TSTSEMEMMPMP PEPEVMEPVITSDPCDMCE0PWTPSEDE0 0 0 0 页目录基址页目录基址2.3.2 2.3.2 PentiumP

45、entium内部寄存器内部寄存器CR0CR4CR3CR2CR1 控制寄存控制寄存器格式器格式:2-32 系统地址寄存器系统地址寄存器2.3.2 2.3.2 PentiumPentium的内部寄存器的内部寄存器系统地址寄存器系统地址寄存器 其中其中GDTRGDTR和和LDTRLDTR分别用来存放分别用来存放GDTGDT和和LDTLDT的的3232位线性基位线性基地址等内容；地址等内容；IDTRIDTR用来存放中断描述符表的基址和界限；用来存放中断描述符表的基址和界限；TRTR用来存放任务状态段用来存放任务状态段(TSS)TSS)的基址、界限和其他属性。的基址、界限和其他属性。只在保护方式下使用，

46、所以又叫保护方式寄存器。用只在保护方式下使用，所以又叫保护方式寄存器。用于把在保护方式下常用的数据基地址、界限和其他属性保于把在保护方式下常用的数据基地址、界限和其他属性保存起来，以确保其快速性。存起来，以确保其快速性。3232位基地址位基地址1616位界限位界限GDTRGDTRIDTRIDTR1616位选择符位选择符3232位基地址位基地址1616位界限位界限1616位其他属性位其他属性LDTRLDTRTRTR2-33 Pentium Pentium处理器中提供了一组调试寄存器和一组模型处理器中提供了一组调试寄存器和一组模型专用寄存器，用于排除故障和用于执行跟踪、性能监测、专用寄存器，用于排

47、除故障和用于执行跟踪、性能监测、测试及机器检查错误。测试及机器检查错误。2.3.2 2.3.2 PentiumPentium的内部寄存器的内部寄存器31 0 31 0 线性断点地址线性断点地址0 0线性断点地址线性断点地址1 1线性断点地址线性断点地址2 2线性断点地址线性断点地址3 3DR6DR6的别名的别名DR6DR6的别名的别名断点状态断点状态断点控制断点控制调试寄存器调试寄存器DR0DR0DR1DR1DR2DR2DR3DR3DR4DR4DR5DR5DR6DR6DR7DR7 (1)(1)调试寄存器调试寄存器 调试寄存器如图所示，这调试寄存器如图所示，这是一组是一组3232位的寄存器，是程

48、序位的寄存器，是程序员可访问的，提供片上支持调员可访问的，提供片上支持调试。试。3.3.调试和模型专用寄存器调试和模型专用寄存器2-34 PentiumPentium处处理理器器取取消消了了80386/8048680386/80486中中的的测测试试寄寄存存器器TRTR，其其功功能能由由一一组组“模模型型专专用用寄寄存存器器”MSR(Model MSR(Model Special Special Register)Register)来来实实现现，这这一一组组MSRMSR用用于于执执行行跟跟踪踪、性性能能监监测测、测测试试和和机机器器检查错误检查错误。PentiumPentium处处理理器器采采

49、用用两两条条指指令令RDMSR(RDMSR(读读MSR)MSR)和和WRMSR(WRMSR(写写MSR)MSR)来来访访问问这这些些寄寄存存器器，ECXECX中中的的值值(8(8位值位值)确定将访问该组寄存器中哪一个确定将访问该组寄存器中哪一个MSRMSR。2.3.2 2.3.2 PentiumPentium的内部寄存器的内部寄存器(2)(2)模型专用寄存器模型专用寄存器2-352.3.3 2.3.3 PentiumPentium的四种工作方式的四种工作方式CPUCPU复位复位RSMRSM复位复位或或RSMRSMVM=0VM=0VM=1VM=1复位复位复位复位或或PE=0PE=0使使CRCR0

50、 0的的PE=1PE=1系统管系统管理方式理方式保护保护方式方式虚拟虚拟80868086方式方式RSMRSMSMISMI实地址实地址方式方式SMISMISMISMI实地址实地址方式方式实地址方式实地址方式：工作原理工作原理与与80868086基本相同，主要基本相同，主要区别是借助操作数长度区别是借助操作数长度前缀能处理前缀能处理3232位数据，位数据，运行速度也更高，且可运行速度也更高，且可使用使用4 4个数据段。个数据段。保护保护方式方式保保护护方方式式：CPUCPU可可访访问问的的物物理理存存储储空空间间为为2 23232=4 4GBGB；程程序序可可用用的的虚虚拟拟地地址址空空间间为为2