《第二 微处理器.pptx》由会员分享，可在线阅读，更多相关《第二 微处理器.pptx（52页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1第二章：第二章：8086/8088微处理器微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序第1页/共52页28086/8088微处理器微处理器微处理器的结构微处理器的结构8086/8088微处理器8086/8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件中。第2页/共52页38086/8088微处理器微处理器微处理器的结构微处理器的结构8086/8088微处理器的编程结构编程
2、结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。第3页/共52页48086/8088微处理器微处理器微处理器的结构微处理器的结构8086/8088微处理器的组成总线接口部件（BIU）组成：段寄存器(DS、CS、ES、SS)；16位指令指针寄存器IP(指向下一条要取出的指令代码)；20位地址加法器(用来产生20位地址)；6字节(8088为4字节)指令队列缓冲器；总线控制逻辑。功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和
3、I/O接口之间的数据传送。执行部件（EU）组成：ALU(算术逻辑单元)；通用寄存器(AX、BX、CX、DX)；专用寄存器(BP、SP、SI、DI)；标志寄存器(PSW)；EU控制系统。功能：负责分析指令和执行指令。第4页/共52页58086/8088微处理器微处理器微处理器的结构微处理器的结构BIU和EU的动作协调原则BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务：每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行
4、指令。在执行指令的过程中，如果必须访问存储器或者IO端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者IO端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。第5页/共52页68086/8088微处理器微处理器微处理器的结构
5、微处理器的结构BIU和EU的动作协调原则 将8086/8088 CPU分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的RAM，它的工作原理是先进先出，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU和BIU之间就是通过指令队列联系起来，多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。第6页/共52页7第二章：第二章：8086/8088微处理器微处理器1.微处理器的结构2.微处理器的内部寄存器3.微
6、处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序第7页/共52页88086/8088微处理器微处理器微处理器的内部寄存器微处理器的内部寄存器 8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包括指针寄存器、变址寄存器等。一.通用寄存器 8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在具体使用上有一定的差别。寄存器寄存
7、器用用 途途AXAX字乘法，字除法，字字乘法，字除法，字I/OI/OALAL字节乘，字节除，字节字节乘，字节除，字节I/OI/O，十进制算术运算，十进制算术运算AHAH字节乘，字节除字节乘，字节除BXBX转移转移CXCX串操作，循环次数串操作，循环次数CLCL变量移位，循环控制变量移位，循环控制DXDX字节乘，字节除，间接字节乘，字节除，间接I/OI/O第8页/共52页98086/8088微处理器微处理器微处理器的内部寄存器微处理器的内部寄存器二.指针寄存器 系统中有两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置；BP是基数指针寄
8、存器，通常用于存放基地址。三.变址寄存器 系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址方式。第9页/共52页108086/8088微处理器微处理器微处理器的内部寄存器微处理器的内部寄存器四.控制寄存器 IP、标志寄存器是系统中的两个16位控制寄存器，其中IP是指令指针寄存器，用来控制CPU的指令执行顺序，它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时，CPU每取一个指令字节，IP自动加1，指向下一个要读取的字节；当IP单独改变时，会发生段内的程序转移；当CS和IP同时改变时，会产生段间的程序转移。标志寄
9、存器的内容被称为处理器状态字PSW，用来存放8086 CPU在工作过程中的状态。五.段寄存器 系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。第10页/共52页118086/8088微处理器微处理器微处理器的内部寄存器微处理器的内部寄存器 标志寄存器 8086/8088内部标志寄存器的内容，又称为处理器状态字(PSW,Processor Status Word)，共有9个标志位。可分成两类：一类为状态标志，一类为
10、控制标志。其中状态标志表示前一步操作（如加、减等）执行以后，ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。状态标志位：CF进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。PF奇偶标志位，当运算结果的低8位中l的个数为偶数时，则该位置1，反之为0。AF半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置1。通常用于对BCD算术运算结果的调整。（例：1101 1000+10
11、10 1110=1 1000 0110其中AF1，CF1）第11页/共52页128086/8088微处理器微处理器微处理器的内部寄存器微处理器的内部寄存器 标志寄存器 状态标志位：ZF零标志位，运算结果为0时，该标志位置1，否则清0。SF符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。OF溢出标志位，反映运算结果是否超出了8位或16位带符号数所能表达的范围。控制标志位：TF陷阱标志位(单步标志位、跟踪标志)。当该位置1时，将使8086/8088进入单步工作方式，通常用于程序的调试。IF中断允许标志位，若该位置1，则处理器可以响应可屏蔽中断，否则就不能响应可
12、屏蔽中断。DF方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。第12页/共52页13第二章：第二章：8086/8088微处理器微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序第13页/共52页148086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/8088引脚结构图第14页/共52页158086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/8088引脚结构VCC(40)、GND(1、20)：电源、接地引脚，8088/8
13、086CPU采用单一的+5V电源，但有两个接地引脚。CLK/(Clock，19)：时钟信号输入引脚，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为低电平，8088/8088的时钟频率（又称为主频）为5MHz，即从该引脚输入的时钟信号的频率为5MHz。RESET(Reset，21)：复位信号输入引脚，高电平有效。8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。READY(Ready，22)：“准备好”状
14、态信号输入引脚，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。TEST(Test，23)：测试信号输入引脚，低电平有效。TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。RD(Read，32，三态)：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元还是I/O端口，取决于控制信号。
15、第15页/共52页168086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能CPU部分引脚的三态性所谓三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。第16页/共52页178086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/8088引脚结构NMI(Non-Maskable Interrupt，17)、INTR(Interrupt Request，18)：中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。AD15AD0(A
16、ddress Data Bus，216，三态)：地址/数据复用信号输入/输出引脚，分时输出 低16位地址信号及进行数据信号的输入/输出。A19/S6A16/S3(Address Status Bus，3538，三态)：地址/状态复用信号输出引脚，分时输出地址的高4位及状态信息，其中S6为0用以指示8086/8088CPU当前与总线连通；S5为1表明8086/8088CPU可以响应可屏蔽中断；S4、S3共有四个组合状态，用以指明当前使用的段寄存器，00ES，01SS，10CS，11DS。BHE/S7(Bus High Enable/Status，34，8086中，三态)：高8位数据允许/状态复用
17、信号输出引脚，输出。分时输出有效信号，表示高8为数据线D15D8上的数据有效和S7 状态信号，但S7 未定义任何实际意义。8086/8088总线分时复用含义和特点 所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。8086/8088采用总线分时复用方法在不影响CPU功能的情况下，减少了CPU的引脚数目，使系统得到简化。跳转到存储器分段知识跳转到存储器分段知识第17页/共52页188086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/8088引脚结构SS0(34，8088中)：在8088系统中，该引脚用来与DT/R、M/IO一起决定808
18、8芯片当前总线周期的读写操作。第18页/共52页198086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/80888086/8088引脚结构引脚结构MN/MX(Minimum/Maximum Model ControlMN/MX(Minimum/Maximum Model Control，33)33)：最小最小/最大模式设置信号输入引最大模式设置信号输入引脚，该输入引脚电平的高、低决定了脚，该输入引脚电平的高、低决定了CPUCPU工作在最小模式还是最大模式，当该引脚工作在最小模式还是最大模式，当该引脚接接+5V+5V时，时，CPUCPU工作于最小模式下，当该引脚接地时
19、，工作于最小模式下，当该引脚接地时，CPUCPU工作于最大模式下。工作于最大模式下。最小模式下的最小模式下的2424到到3131引脚引脚INTA(Interrupt AcknowledgeINTA(Interrupt Acknowledge，2424，三态，三态)：中断响应信号输出引脚，低电平有效，中断响应信号输出引脚，低电平有效，该引脚是该引脚是CPUCPU响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。提供中断类型码，该信号为两个连续的负脉冲。ALE(Address Lock
20、EnableALE(Address Lock Enable，25)25)：地址锁存允许输出信号引脚，高电平有效，地址锁存允许输出信号引脚，高电平有效，CPUCPU通过该引脚向地址锁存器通过该引脚向地址锁存器8282/82838282/8283发出地址锁存允许信号，把当前地址发出地址锁存允许信号，把当前地址/数据复数据复用总线上输出的是地址信息，锁存到地址锁存器用总线上输出的是地址信息，锁存到地址锁存器8282/82838282/8283中去。中去。ALEALE信号不能被信号不能被浮空。浮空。DEN(Data EnableDEN(Data Enable，2626，三态，三态)：数据允许输出信号引
21、脚，低电平有效，为数据总线数据允许输出信号引脚，低电平有效，为数据总线收发器收发器82868286提供一个控制信号，表示提供一个控制信号，表示CPUCPU当前准备发送或接收一项数据。当前准备发送或接收一项数据。跳转到最小模式和最大模式跳转到最小模式和最大模式第19页/共52页208086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/80888086/8088引脚结构引脚结构最小模式下的最小模式下的2424到到3131引脚引脚DT/R(Data Transmit/ReceiveDT/R(Data Transmit/Receive，2727，三态，三态)：数据收发控制信号
22、输出引脚，数据收发控制信号输出引脚，CPUCPU通过通过该引脚发出控制数据传送方向的控制信号，在使用该引脚发出控制数据传送方向的控制信号，在使用8286/82878286/8287作为数据总线收发器作为数据总线收发器时，信号用以控制数据传送的方向，当该信号为高电平时，表示数据由时，信号用以控制数据传送的方向，当该信号为高电平时，表示数据由CPUCPU经总线经总线收发器收发器8286/82878286/8287输出，否则，数据传送方向相反。输出，否则，数据传送方向相反。M/IO(Memory/Input&OutputM/IO(Memory/Input&Output，2828，三态，三态)：存储器
23、或存储器或I/OI/O端口选择信号输出引脚，端口选择信号输出引脚，这是这是CPUCPU区分进行存储器访问还是区分进行存储器访问还是I/OI/O访问的输出控制信号。访问的输出控制信号。WRWR (Write(Write，2929，三态，三态)：写控制信号输出引脚，低电平有效，与写控制信号输出引脚，低电平有效，与M/IOM/IO配合实现对存配合实现对存储单元、储单元、I/OI/O端口所进行的写操作控制。端口所进行的写操作控制。HOLD(Hold RequestHOLD(Hold Request，31)31)：总线保持请求信号输入引脚，高电平有效。这是系统中总线保持请求信号输入引脚，高电平有效。这是
24、系统中的其它总线部件向的其它总线部件向CPUCPU发来的总线请求信号输入引脚。发来的总线请求信号输入引脚。HLDA(Hold AcknowledgeHLDA(Hold Acknowledge，30)30)：总线保持响应信号输出引脚，高电平有效，表示总线保持响应信号输出引脚，高电平有效，表示CPUCPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。认可其他总线部件提出的总线占用请求，准备让出总线控制权。第20页/共52页218086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/80888086/8088引脚结构引脚结构最大模式下的最大模式下的2424到到313
25、1引脚引脚QSQS1 1、QSQS0 0(Instruction Queue Status(Instruction Queue Status，2424、25)25)：指令队列状态信号输出引脚，这两指令队列状态信号输出引脚，这两个信号的组合给出了前一个个信号的组合给出了前一个T T状态中指令队列的状态，以便于外部状态中指令队列的状态，以便于外部8088/80868088/8086CPUCPU内部指令队列的动作跟踪。内部指令队列的动作跟踪。QSQS1 1QSQS0 0性性 能能0 00 0无操作无操作 0 01 1从指令队列的第一个字节取走代码从指令队列的第一个字节取走代码 1 10 0队列为空队
26、列为空 1 11 1除第一个字节外，还取走了后续字节中的代码除第一个字节外，还取走了后续字节中的代码 第21页/共52页228086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/80888086/8088引脚结构引脚结构最大模式下的最大模式下的2424到到3131引脚引脚S S0 0、S S1 1、S S2 2(26(26、2727、2828，三态，三态)：总线周期状态信号输出引脚，低电平的信号输出总线周期状态信号输出引脚，低电平的信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，端，这些信号组合起来，可以指出当前总线周期中，所进行数据传
27、输过程的类型，总线控制器总线控制器82888288利用这些信号来产生对存储单元、利用这些信号来产生对存储单元、I/OI/O端口的控制信号。端口的控制信号。S S0 0S S1 1S S2 2性性 能能1 10 00 0中断相应中断相应1 10 01 1读读I/OI/O端口端口1 11 10 0写写I/OI/O端口端口 1 11 11 1暂停暂停0 00 00 0取指令取指令0 00 01 1读存储器读存储器0 01 10 0写存储器写存储器0 01 11 1无作用无作用第22页/共52页238086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能8086/80888086/808
28、8引脚结构引脚结构最大模式下的最大模式下的2424到到3131引脚引脚LOCK(LockLOCK(Lock，2929，三态，三态)：总线封锁输出信号引脚，低电平有效，当该引脚输出低总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用系统总线。信号是由指令前缀电平时，系统中其它总线部件就不能占用系统总线。信号是由指令前缀LOCKLOCK产生产生的，在的，在LOCKLOCK前缀后面的一条指令执行完毕之后，便撤消信号。此外，在前缀后面的一条指令执行完毕之后，便撤消信号。此外，在8088/80868088/8086的的2 2个中断响应脉冲之间，信号也自动变为有效的低电平
29、，以防止其它个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。RQ/GTRQ/GT0 0、RQ/GTRQ/GT1 1(Request/Grant(Request/Grant，3131、30)30)：总线请求信号输入总线请求信号输入/总线允许信号输总线允许信号输出引脚，这两个信号端可供出引脚，这两个信号端可供CPUCPU以外的两个处理器，用来发出使用总线的请求信号以外的两个处理器，用来发出使用总线的请求信号和接收和接收CPUCPU对总线请求信号的应答。这
30、两个引脚都是双向的，请求与应答信号在同对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中一引脚上分时传输，方向相反。其中3131脚比的脚比的3030脚优先级高。脚优先级高。第23页/共52页248086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能总结总结具有分时复用总线功能的引脚：具有分时复用总线功能的引脚：ADAD0 0ADAD1515、A A1616/S/S3 3AA1919/S/S6 6、BHE/SBHE/S7 7；具有三态性的引脚：具有三态性的引脚：ADAD0 0ADAD1515、A A1616S S3 3AA1919S S
31、6 6、BHE/SBHE/S7 7、RDRD、WRWR、M/IOM/IO、DT/RDT/R、DENDEN、INTAINTA等；等；最大模式下和最小模式下含义不同的引脚：最大模式下和最小模式下含义不同的引脚：2424腿腿3131腿；腿；80868086和和80888088不同的引脚：不同的引脚：2828腿，腿，3939腿，腿，2828腿，腿，3434腿；腿；第24页/共52页258086/8088微处理器微处理器微处理器的引脚功能微处理器的引脚功能80868086和和8088CPU8088CPU的不同之处的不同之处1.1.80868086指令队列长度为指令队列长度为6 6个字节，个字节，8088
32、8088为为4 4个。个。80868086要在指令队列中至少出现要在指令队列中至少出现2 2个空个空闲字节时才预取后续指令，而闲字节时才预取后续指令，而80888088只要出现一个空闲字节只要出现一个空闲字节BIUBIU就会自动访问存储器；就会自动访问存储器；2.2.8088CPU8088CPU中，中，BIUBIU总线控制电路与外部交换数据的总线宽度是总线控制电路与外部交换数据的总线宽度是8 8位，总线控制电路位，总线控制电路与专用寄存器组之间的数据总线宽度也是与专用寄存器组之间的数据总线宽度也是8 8位，而位，而EUEU的内部总线是的内部总线是1616位，这样，对位，这样，对1616位数的存
33、储器读位数的存储器读/写操作要两个读写操作要两个读/写周期才可以完成；写周期才可以完成；3.3.80868086和和80888088有若干引脚信号不同，分别是有若干引脚信号不同，分别是2828腿，腿，3939腿，腿，2828腿，腿，3434腿；腿；第25页/共52页26第二章：第二章：8086/8088微处理器微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序第26页/共52页278086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织8086/8088系统有20根地址总线，它可以直接寻址的存储
34、器单元数为220=1Mb而微处理器中所有的寄存器都是16位的如何实现16位的存储单元存放20位的地址空间？存储器分段 由于CPU内部的寄存器都是16位的，为了能够提供20位的物理地址，系统中采用了存储器分段的方法。规定存储器的一个段为64KB，由段寄存器来确定存储单元的段地址，由指令提供该单元相对于相应段起始地址的16位偏移量。这样，系统的整个存储空间可分为16个互不重叠的逻辑段。存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活。第27页/共52页288086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织与存储单
35、元地址相关的几个概念物理地址：一个存储单元的实际地址(20位)。物理地址与存储单元是一一对应关系。(20202H)逻辑地址：是指段地址和偏移地址，是指令中引用的形式地址。一个逻辑地址只能对应一个物理地址，而一个物理地址可以对应多个逻辑地址。(2000:0202H)段地址：是指一个段的起始地址，最低4位为零，一般将其有效数字16位存放在段寄存器中。(2000H)偏移地址：段内存储单元相对段地址的距离(16位)。同一个段内，各个存储单元的段地址是相同的，偏移地址是不同的。(0202H)物理地址的计算方法物理地址=段地址+偏移地址=段寄存器内容10H+偏移地址取指令物理地址=(CS)10H+(IP)
36、堆栈操作物理地址=(SS)10H+(SP)/(BP的表达式)存储器操作数物理地址=(DS)/(ES)10H+偏移地址第28页/共52页298086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织物理地址的计算方法第29页/共52页308086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织存储器分段的特点（1）在程序代码量、数据量不是太大的情况下，可使它们处于同一段内，即使它们在64Kb的范围内，这样可以减少指令长度，提高指令运行速度；（2）内存分段为程序的浮动分配创造了条件；（3）物理地址与逻辑地址并不是一一对应的；2000:0202H=2010:0102H=20
37、202H（4）各个分段之间可以重叠。特殊的内存区域 8088/8086系统中，有些内存区域的作用是固定的，用户不能随便使用，如：中断矢量区：00000H003FFH共1K字节，用以存放256种中断类型的中断矢量，每个中断矢量占用4个字节，共2564=1024=1K；显示缓冲区：B0000HB0F9FH约4000（25802）字节，是单色显示器 的显示缓冲区，存放文本方式下，所显示字符的ASCII码及属性码；B8000HBBF3FH约16K字节，是彩色显示器的显示缓冲区，存放图形方式下，屏幕显示象素的代码。启动区：FFFF0HFFFFFH共16个单元，用以存放一条无条件转移指令的代码，转移到系统
38、的初始化部分。第30页/共52页318086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织CS、DS、SS和其他寄存器组合指向存储单元的示意图第31页/共52页328086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织8086存储体的结构 8086将1M字节存储体分为两个库，每个库的容量都是512K字节。其中与数据总线D15D8相连的库全由奇地址单元组成，称高字节库或奇地址库，并用BHE信号作为库选信号；另一个库与数据总线的D7D0相连，由偶地址单元组成，称低字节库或偶低址库，利用A0作为库选信号。显然，只需A19A1共19位地址用来作为两个库内的单元寻址。第3
39、2页/共52页338086/8088微处理器微处理器系统中的存储器组织系统中的存储器组织8086存储体的结构 在组成存储系统时，总是使偶地址单元的数据通过AD0AD7传送，而奇地址单元的数据通过AD8AD15传送，显然，并不是所有总线周期都存取总线高字节，只有存取规则字，或奇地址的字节，或不规则字的低八位，才进行总线高字节传送。跳转到微处理器的引脚功能跳转到微处理器的引脚功能第33页/共52页34第二章：第二章：8086/8088微处理器微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序第34页/共52页35
40、8086/8088微处理器微处理器最小模式和最大模式最小模式和最大模式 为了尽可能适应各种各样的使用场合，在设计8086 CPU芯片时，使它们可以在两种模式下工作，即最小模式和最大模式。最小模式 所谓最小模式，就是系统中只有一个8086/8088微处理器，在这种情况下，所有的总线控制信号，都是直接由CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于小规模的微机应用系统。MN/MX端接+5V，决定了工作模式；有一片8284A，作为时钟信号发生器；有三片8282或74LS273，用来作为地址信号的锁存器；当系统中所连的存储器和外设端口较多时，需要增加数据总线的驱动能力，这时，需用2片8
41、286/8287作为数据总线收发器。第35页/共52页368086/8088微处理器微处理器最小模式和最大模式最小模式和最大模式最大模式 所谓最大模式，是指系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。该模式适用于大中型规模的微机应用系统。最小模式所拥有的配置；有一片8288总线控制器来对CPU发出的控制信号进行变换和组合，以得到对存储器或I/O 端口的读/写信号和对锁存器8282及数据总线收发器8286的控制信号。有8259A（可选）用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断优先
42、级管理部件。第36页/共52页378086/8088微处理器微处理器最小模式和最大模式最小模式和最大模式最大模式 与8086/8088CPU配合工作的协处理器有两类，一类是数值协处理器8087另一类是输入/输出协处理器8089。8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。换句话说，引入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。8089协处理器，在原理上有点象带有两个DMA通道的处理器，它有一套专门用于输入/输出操作的
43、指令系统，但是8089又和DMA控制器不同，它可以直接为输入/输出设备服务，使主处理器不再承担这类工作。所以，在系统中增加8089协处理器之后，会明显提高主处理器的效率，尤其是在输入/输出操作比较频繁的系统中。跳转到微处理器的引脚功能跳转到微处理器的引脚功能第37页/共52页38第二章：第二章：8086/8088微处理器微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序第38页/共52页398086/8088微处理器微处理器微处理器的时序微处理器的时序什么是时序？时序是计算机操作运行的时间顺序。为什么要研究时
44、序？1.进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系；2.深入了解指令的执行过程；3.在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间；4.对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题；5.更好地处理微机用于过程控制及解决实时控制的题。第39页/共52页408086/8088微处理器微处理器微处理器的时序微处理器的时序几个基本概念指令周期：一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。总线周期：是指C
45、PU与存储器或外设进行一次数据传送所需要的时间。时钟周期：又称为T状态，是一个时钟脉冲的重复周期，是CPU处理动作的基本时间单位。它是由主频来确定，如8086的主频为5MHz，则一个时钟周期为200ns。等待周期：是在一个总线周期的T3和T4之间，CPU根据Ready信号来确定是否插入TW，插入几个TW。空闲周期：是指在二个总线周期之间的时间间隔(总线处在空闲状态)。若为3个时钟周期，则空闲周期为3个Ti。时钟周期(T)作为基本时间单位，一个等待周期TW=T；一个空闲周期Ti=T；一个总线周期通常由四个T组成，分别称为T1T2 T3 T4；一个指令周期由一到几个总线周期组成。第40页/共52页
46、418086/8088微处理器微处理器微处理器的时序微处理器的时序典型的8086/8088总线周期序列T1状态，发地址信息；T2状态，总线的高4位输出状态信息；T3状态，高4位状态信息，低16位数据信息；T3之后，可能插入TW；在T4状态，结束。第41页/共52页428086/8088微处理器微处理器微处理器的时序微处理器的时序8086/8088微机系统的主要操作系统的复位与启动操作；暂停操作；总线操作；（I/O读、I/O写、存贮器读、存贮器写）中断操作；最小模式下的总线保持；最大模式下的总线请求/允许。第42页/共52页438086/8088微处理器微处理器微处理器的时序微处理器的时序典型的
47、总线时序图最小模式下的读周期时序第43页/共52页448086/8088微处理器微处理器微处理器的时序微处理器的时序典型的总线时序图最小模式下的写周期时序第44页/共52页458086/8088微处理器微处理器微处理器的时序微处理器的时序典型的总线时序图最大模式下的读周期时序第45页/共52页468086/8088微处理器微处理器微处理器的时序微处理器的时序典型的总线时序图最大模式下的写周期时序第46页/共52页478086/8088微处理器微处理器微处理器的时序微处理器的时序典型的总线时序图中断响应周期时序第47页/共52页488086/8088微处理器微处理器微处理器的时序微处理器的时序典
48、型的总线时序图系统复位时序RESET是外部引入CPU的信号，高电平有效，脉冲宽度不低于4个时钟周期。每当RESET有效时，CPU便结束当前的操作，使系统回到初始状态，即：(a)使所有的三态输出线被置成高阻状态，输出控制信号失效；(b)除CS=FFFFH外，指令队列和其他所有的寄存器被清零；(c)CPU从FFFF0H单元读取指令，执行操作；(d)对系统进行测试，引入DOS。第48页/共52页498086/8088微处理器微处理器微处理器的时序微处理器的时序典型的总线时序图最小模式下的总线保持利用利用利用利用HOLDHOLD和和和和HLDAHLDA信号实现总线保持信号实现总线保持信号实现总线保持信
49、号实现总线保持第49页/共52页508086/8088微处理器微处理器微处理器的时序微处理器的时序典型的总线时序图最大模式下的总线请求/允许第50页/共52页518086/8088微处理器微处理器本章要点本章要点8086/8088微处理器的结构。8086/8088微处理器的结构特点，要求达到“识记”层次。8086/8088微处理器的寄存器结构，要求达到“领会”层次。8086/8088系统中的存储器分段与物理地址的形成，要求达到“领会”层次。8086/8088微处理器的引脚功能和相关知识，要求达到“综合应用”层次。8086/8088总线分时复用的特点。8086/8088常用控制信号的功能，这些控制信号的应用。8086/8088存储器的组织结构，段地址偏移地址等概念的综合应用。8086/8088两种工作方式最小方式与最大方式的区别。8086/8088微处理器的总线时序，要求达到“领会”层次。三种周期指令周期、总线周期和时钟周期的区别及联系。8086/8088几种主要的总线周期时序图，有关信号的时序关系。第51页/共52页52感谢您的观看！第52页/共52页