《模拟输入输出技术.pptx》由会员分享，可在线阅读，更多相关《模拟输入输出技术.pptx（36页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、13.2 13.2 数模（数模（D/AD/A）转换器）转换器输入：输入：D(n位数字量位数字量)说明：说明：输出：输出：VO(模拟量模拟量)VREF：参考电压：参考电压VO=KDVREF其中，其中，K为常数为常数图图13.213.2D/AD/A转换器示意转换器示意第1页/共36页13.2.1 D/A13.2.1 D/A转换的原理转换的原理D/A转换器的基本组成：转换器的基本组成：l电阻（或电容）网络（电阻（或电容）网络（核心核心）l模拟切换开关模拟切换开关l基准电压基准电压l运算放大器运算放大器第2页/共36页一、T型电阻网络DAC图图13.313.3T T型电阻网络型电阻网络DACDAC第3
2、页/共36页通式：通式：叠加原理：叠加原理：假设假设RF=3R：V Vo o=-I=-I R RF F推广到推广到n位：位：第4页/共36页T形电阻网络形电阻网络DAC的优缺点：的优缺点：优点：优点：电阻的取值只有电阻的取值只有R和和2R两种，易于集成，两种，易于集成，转换精度高。转换精度高。缺点：缺点：当输入数字信号发生变化，使开关变换接当输入数字信号发生变化，使开关变换接 通方向时，流过开关的电流方向发生改通方向时，流过开关的电流方向发生改 变，容易产生毛刺和影响工作速度。变，容易产生毛刺和影响工作速度。改进：改进：倒倒T形电阻网络形电阻网络DAC第5页/共36页二、倒T型电阻网络DAC图
3、图13.4 13.4 倒倒T T型电阻网络型电阻网络DACDAC第6页/共36页通式：通式：叠加原理：叠加原理：假设假设RF=3R：V Vo o=-I=-I R RF F推广到推广到n位：位：第7页/共36页倒倒T形电阻网络形电阻网络DAC的优缺点：的优缺点：优点：优点：保证电流始终能以一个方向流过开关，提保证电流始终能以一个方向流过开关，提 高转换精度。高转换精度。缺点：缺点：由于模拟开关的导通电阻和各支路电阻串由于模拟开关的导通电阻和各支路电阻串 联，电阻值将附加在各支路的电阻上，从联，电阻值将附加在各支路的电阻上，从 而降低转换精度。而降低转换精度。改进：改进：电流激励型电流激励型DAC
4、第8页/共36页13.2.2 DAC13.2.2 DAC的主要性能指标的主要性能指标一、一、一、一、分辨率：分辨率：分辨率：分辨率：最小输出电压最小输出电压最小输出电压最小输出电压V VLSBLSB和满量程输出电压和满量程输出电压和满量程输出电压和满量程输出电压V VFSRFSR之比。之比。之比。之比。最小输出电压：最小输出电压：最小输出电压：最小输出电压：V VLSBLSB 当输入数字量当输入数字量当输入数字量当输入数字量D=0001D=0001时的输出时的输出时的输出时的输出满量程输出电压：满量程输出电压：满量程输出电压：满量程输出电压：V VFSRFSR 当输入数字量当输入数字量当输入数
5、字量当输入数字量D=1111D=1111时的输出时的输出时的输出时的输出分辨率：分辨率：分辨率：分辨率：说明：说明：说明：说明：DACDAC位数越多，分辨率越高位数越多，分辨率越高位数越多，分辨率越高位数越多，分辨率越高第9页/共36页2.转换精度转换精度 DACDAC的转换误差是指实际模拟输出值与理想值之间的误差的转换误差是指实际模拟输出值与理想值之间的误差的转换误差是指实际模拟输出值与理想值之间的误差的转换误差是指实际模拟输出值与理想值之间的误差程度。该指标是一项综合性的程度。该指标是一项综合性的程度。该指标是一项综合性的程度。该指标是一项综合性的静态静态静态静态性能指标。性能指标。性能指
6、标。性能指标。转换误差转换误差转换误差转换误差绝对误差：用绝对误差：用绝对误差：用绝对误差：用V VLSBLSB的倍数表示的倍数表示的倍数表示的倍数表示相对误差：绝对误差与满量程输出的比值相对误差：绝对误差与满量程输出的比值相对误差：绝对误差与满量程输出的比值相对误差：绝对误差与满量程输出的比值第10页/共36页3.建立时间建立时间 DAC DAC的建立时间是指从数字量输入到完成转换且输出达到的建立时间是指从数字量输入到完成转换且输出达到的建立时间是指从数字量输入到完成转换且输出达到的建立时间是指从数字量输入到完成转换且输出达到终值误差的终值误差的终值误差的终值误差的1/2LSB1/2LSB所
7、需时间。该指标是一项所需时间。该指标是一项所需时间。该指标是一项所需时间。该指标是一项动态动态动态动态性能指标。性能指标。性能指标。性能指标。图图13.513.5DACDAC的建立时间的建立时间 第11页/共36页13.2.3 典型DAC芯片DAC0832 DAC0832 DAC0832是采用是采用是采用是采用CMOSCMOS工艺制成的工艺制成的工艺制成的工艺制成的R-2RR-2R倒倒倒倒T T型电型电型电型电阻网络阻网络阻网络阻网络8 8位位位位D/AD/A转换器，转换器，转换器，转换器，2020脚脚脚脚DIPDIP封装，内部带有两级封装，内部带有两级封装，内部带有两级封装，内部带有两级8
8、8位锁存。该器件不仅可用于一般数字系统和模拟系统位锁存。该器件不仅可用于一般数字系统和模拟系统位锁存。该器件不仅可用于一般数字系统和模拟系统位锁存。该器件不仅可用于一般数字系统和模拟系统之间的接口电路，而且可以直接与之间的接口电路，而且可以直接与之间的接口电路，而且可以直接与之间的接口电路，而且可以直接与8 8位微型计算机接口，位微型计算机接口，位微型计算机接口，位微型计算机接口，是目前使用较为广泛的一种集成是目前使用较为广泛的一种集成是目前使用较为广泛的一种集成是目前使用较为广泛的一种集成DACDAC器件。器件。器件。器件。第12页/共36页一、DAC0832引脚功能图图13.613.6DA
9、C0832DAC0832引脚功能框图引脚功能框图第13页/共36页第14页/共36页二、DAC0832工作方式（1 1）直通方式）直通方式 两个锁存器均处于直通状态，输入的数据两个锁存器均处于直通状态，输入的数据直接送至直接送至D/A转换器进行转换并输出。转换器进行转换并输出。（2 2）单缓冲方式）单缓冲方式 两个锁存器中一个处于直通状态，而只控制另一两个锁存器中一个处于直通状态，而只控制另一两个锁存器中一个处于直通状态，而只控制另一两个锁存器中一个处于直通状态，而只控制另一个锁存器的锁存个锁存器的锁存个锁存器的锁存个锁存器的锁存 （3 3）双缓冲方式）双缓冲方式 两级锁存器都受控。该缓冲方式
10、常用于两级锁存器都受控。该缓冲方式常用于要求多个模拟量同时输出的场合，以提高转要求多个模拟量同时输出的场合，以提高转换的速度。换的速度。第15页/共36页三、DAC0832的模拟输出方式 图图13.713.7DAC0832 DAC0832 单极性电压输出示意图单极性电压输出示意图（1 1）单极性输出）单极性输出输出电压为0-VREF第16页/共36页图图13.813.8DAC0832DAC0832双极性电压输出示意图双极性电压输出示意图（2 2）双极性输出）双极性输出输出电压为-VREF+VREF第17页/共36页13.2.4 D/A13.2.4 D/A转换接口技术转换接口技术分类：分类：l有
11、输入锁存器有输入锁存器D/A与与PC机的连接机的连接l不带输入锁存器不带输入锁存器D/A与与PC机的连接机的连接第18页/共36页一、有输入锁存器D/A与PC机的连接 图图图图13.913.9PCPC机与机与机与机与DAC0832DAC0832连接示意图连接示意图连接示意图连接示意图第19页/共36页 例例例例13.113.1 设设设设DAC0832DAC0832工作在单缓冲方式下，单极性工作在单缓冲方式下，单极性工作在单缓冲方式下，单极性工作在单缓冲方式下，单极性输出，端口地址为输出，端口地址为输出，端口地址为输出，端口地址为350H350H，V VREFREF=-5V=-5V，现利用该转，
12、现利用该转，现利用该转，现利用该转换器进行换器进行换器进行换器进行D/AD/A转换，产生一个如图转换，产生一个如图转换，产生一个如图转换，产生一个如图13.1013.10所示三角波。所示三角波。所示三角波。所示三角波。图图图图13.1013.10 D/AD/A产生三角波产生三角波产生三角波产生三角波第20页/共36页（1 1）确定上、下限所对应的数字量。）确定上、下限所对应的数字量。）确定上、下限所对应的数字量。）确定上、下限所对应的数字量。上限：上限：上限：上限：Dup=3/(5/2Dup=3/(5/28)8)=153.6=99H=153.6=99H下限：下限：下限：下限：Ddowm=1/(
13、5/2Ddowm=1/(5/28 8)=51.2=33H=51.2=33H（2 2）编写程序。）编写程序。）编写程序。）编写程序。采用从下限值开始逐次加采用从下限值开始逐次加采用从下限值开始逐次加采用从下限值开始逐次加1 1，直到上限值，然后在将上限值，直到上限值，然后在将上限值，直到上限值，然后在将上限值，直到上限值，然后在将上限值 逐次减逐次减逐次减逐次减1 1，直到下限值，如此重复，直到下限值，如此重复，直到下限值，如此重复，直到下限值，如此重复，D/AD/A转换器输出的就是一个转换器输出的就是一个转换器输出的就是一个转换器输出的就是一个 三角波。程序如下：三角波。程序如下：三角波。程序
14、如下：三角波。程序如下：TRIANGTRIANGPROCPROCFARFARMOVMOVDXDX，350H350HMOVMOVCXCX，066H066HMOVMOVALAL，33H33HZ1Z1：OUTOUTDXDX，ALAL；形成上升斜坡；形成上升斜坡；形成上升斜坡；形成上升斜坡INCINCALAL；ALAL加加加加1 1LOOPLOOPZ1Z1；循环；循环；循环；循环102102次次次次第21页/共36页MOVMOVCXCX，066H066HZ2Z2：DECDECALALOUTOUTDXDX，ALAL；输出下降斜坡；输出下降斜坡；输出下降斜坡；输出下降斜坡LOOPLOOPZ2Z2JMPJM
15、PZ1Z1RETRETTRIANGTRIANGENDP ENDP 第22页/共36页二、不带输入锁存器D/A与PC机的连接图图图图13.1113.11 PCPC机与机与机与机与DAC0808DAC0808连接示意图连接示意图连接示意图连接示意图第23页/共36页 例例例例13.213.2如图如图如图如图13.1113.11所示，假设译码器输出地址为所示，假设译码器输出地址为所示，假设译码器输出地址为所示，假设译码器输出地址为0030H0030H，8 8位数字量放在数据段的位数字量放在数据段的位数字量放在数据段的位数字量放在数据段的1000H1000H中，将中，将中，将中，将其转换成模拟量的程序
16、片断如下：其转换成模拟量的程序片断如下：其转换成模拟量的程序片断如下：其转换成模拟量的程序片断如下：MOVMOV BXBX，1000H1000HMOVMOV DXDX，0030H0030HMOV MOV ALAL，BXBXOUT OUT DXDX，ALAL；锁存到；锁存到74LS27374LS273中，并转换中，并转换第24页/共36页13.3 13.3 模数（模数（A/DA/D）转换器）转换器第25页/共36页13.3.1 A/D13.3.1 A/D转换的步骤转换的步骤图图图图13.1213.12 采样过程示意图采样过程示意图采样过程示意图采样过程示意图一、采样和保持一、采样和保持采样：采样
17、：以一定的周期读取输入电压信号。以一定的周期读取输入电压信号。保持：保持：使读取的信号在周期内不变。使读取的信号在周期内不变。第26页/共36页二、量化和编码二、量化和编码图图图图13.1313.13 量化过程示意图量化过程示意图量化过程示意图量化过程示意图量化：量化：把取样电平归化到最接近的离散电平上。把取样电平归化到最接近的离散电平上。编码：编码：用二进制码表示离散电平。用二进制码表示离散电平。第27页/共36页13.3.2 ADC13.3.2 ADC的主要技术指标的主要技术指标2.2.转换精度：转换精度：转换精度：转换精度：绝对精度：绝对精度：绝对精度：绝对精度：实际值与理论值之间的最大
18、差值实际值与理论值之间的最大差值实际值与理论值之间的最大差值实际值与理论值之间的最大差值 相对精度：相对精度：相对精度：相对精度：绝对精度与满量程输出比值绝对精度与满量程输出比值绝对精度与满量程输出比值绝对精度与满量程输出比值 3.3.转换时间：转换时间：转换时间：转换时间：ADCADC完成一次转换所需的时间。完成一次转换所需的时间。完成一次转换所需的时间。完成一次转换所需的时间。1.1.分辨率：分辨率：分辨率：分辨率：输出数字量最低位变化时所对应的输入模拟量的变输出数字量最低位变化时所对应的输入模拟量的变输出数字量最低位变化时所对应的输入模拟量的变输出数字量最低位变化时所对应的输入模拟量的变
19、化量，即化量，即化量，即化量，即ADCADC所能分辨的输入模拟量的最小值。因此，当所能分辨的输入模拟量的最小值。因此，当所能分辨的输入模拟量的最小值。因此，当所能分辨的输入模拟量的最小值。因此，当ADCADC的位数为的位数为的位数为的位数为n n，最大输入电压为，最大输入电压为，最大输入电压为，最大输入电压为V Vmaxmax时，分辨率为：时，分辨率为：时，分辨率为：时，分辨率为：第28页/共36页13.3.3 ADC13.3.3 ADC工作原理工作原理一、并行高速一、并行高速ADC 并行并行并行并行ADCADC的优缺点：的优缺点：的优缺点：的优缺点：优点：优点：优点：优点：转换速度高转换速度
20、高转换速度高转换速度高(100MHz(100MHz以上以上以上以上)缺点：缺点：缺点：缺点：器件量过大，精度器件量过大，精度器件量过大，精度器件量过大，精度不高。不高。不高。不高。第29页/共36页二、双积分式二、双积分式ADC 图图图图13.15 13.15 双积分式双积分式双积分式双积分式ADCADC原理图原理图原理图原理图缺点：缺点：转换速度较低；转换速度较低；优点：优点：抗干扰能力较强，转换精度较高。抗干扰能力较强，转换精度较高。第30页/共36页三、逐次比较式三、逐次比较式ADC图图图图13.1613.16 逐次比较式逐次比较式逐次比较式逐次比较式ADCADC原理图原理图原理图原理图
21、第31页/共36页表表表表13.2 813.2 8位逐次比较式位逐次比较式位逐次比较式位逐次比较式ADCADC的转换过程的转换过程的转换过程的转换过程步骤步骤步骤步骤逐次比较寄存器内容逐次比较寄存器内容逐次比较寄存器内容逐次比较寄存器内容V VA AVVo o比较器比较器比较器比较器判断判断判断判断2 27 72 26 62 25 52 24 42 23 32 22 22 21 12 20 0码值码值码值码值1 11 10 00 00 00 00 00 00 0128128否否否否去码去码去码去码2 20 01 10 00 00 00 00 00 06464是是是是加码加码加码加码3 30 0
22、1 11 10 00 00 00 00 09696是是是是加码加码加码加码4 40 01 11 11 10 00 00 00 0112112否否否否去码去码去码去码5 50 01 11 10 01 10 00 00 0104104否否否否去码去码去码去码6 60 01 11 10 00 01 10 00 0100100是是是是加码加码加码加码7 70 01 11 10 00 01 11 10 0102102是是是是加码加码加码加码8 80 01 11 10 00 01 11 11 1103103是是是是加码加码加码加码第32页/共36页13.3.4 13.3.4 典型典型ADCADC芯片芯片A
23、DC0809ADC0809 ADC0809 ADC0809是采用是采用是采用是采用CMOSCMOS工艺制成的工艺制成的工艺制成的工艺制成的8 8位逐次比位逐次比位逐次比位逐次比较式较式较式较式ADCADC。其内部包括。其内部包括。其内部包括。其内部包括8 8路模拟开关，并由地址锁路模拟开关，并由地址锁路模拟开关，并由地址锁路模拟开关，并由地址锁存及译码器选择其中一路进行存及译码器选择其中一路进行存及译码器选择其中一路进行存及译码器选择其中一路进行A/DA/D转换，三态输出转换，三态输出转换，三态输出转换，三态输出锁存缓冲器在锁存缓冲器在锁存缓冲器在锁存缓冲器在OEOE（输出允许）信号的控制下完成（输出允许）信号的控制下完成（输出允许）信号的控制下完成（输出允许）信号的控制下完成数据输出。数据输出。数据输出。数据输出。第33页/共36页图图图图13.17 ADC080913.17 ADC0809引脚功能框图引脚功能框图引脚功能框图引脚功能框图第34页/共36页13.3.5 A/D13.3.5 A/D转换接口技术转换接口技术图图图图13.18 PC13.18 PC机与机与机与机与ADC0809ADC0809连接示意图连接示意图连接示意图连接示意图第35页/共36页感谢您的观看。第36页/共36页