微电子技术基础.pptx

《微电子技术基础.pptx》由会员分享，可在线阅读，更多相关《微电子技术基础.pptx（58页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、什么叫微电子技术？微电子技术是建立在以集成电路为核心的各种半导体器件基础上的高新电子技术。特点是体积小、重量轻、可靠性高、工作速度快，微电子技术对信息时代具有巨大的影响。2023/3/16西南科技大学1第1页/共58页微电子技术产品2023/3/16西南科技大学2液晶电视主板传统彩电主板第2页/共58页微电子技术产品2023/3/16西南科技大学3耐高温芯片Itanium2-a 处理器芯片第3页/共58页2023/3/16西南科技大学4主要内容一、微电子技术发展历史二、微电子技术发展的规律与趋势三、器件与集成电路制造工艺简介四、本课程的主要内容第一章 概 述第4页/共58页一、微电子技术发展历

2、史一些关键的半导体、微电子技术（工艺）1918年 柴可拉斯基晶体生长技术-CZ法/直拉法，Czochralski,Si单晶生长第5页/共58页2023/3/16西南科技大学6第6页/共58页2023/3/16西南科技大学7第7页/共58页2023/3/16西南科技大学8一、微电子技术发展历史1925年 布里吉曼晶体生长技术，Bridgman，GaAs及化合物半导体晶体生长1947年 第一只晶体管(锗材料)（点接触式），Bardeen、Brattain及Shockley，三人 同获1956年诺贝尔物理奖 第8页/共58页2023/3/16西南科技大学9一、微电子技术发展历史肖克利(William

3、 Shockley)19101989巴丁(John Bardeen)19081991 布拉坦(Walter Brattain)19021987 第9页/共58页贝尔实验室简介2023/3/16西南科技大学10贝尔电话实验室或贝尔实验室，最初是贝尔系统内从事包括电话交换机，电话电缆，半导体等电信相关技术的研究开发机构。贝尔实验室是公认的当今通信界最具创造性的研发机构，在全球拥有10000多名科学家和工程师，为朗讯科技公司及朗讯客户提供高技术的服务与支持。1925年1月1日，当时朗讯总裁，华特基佛德（Walter Gifford）收购了西方电子公司的研究部门，成立一个叫做“贝尔电话实验室公司”的独

4、立实体，后改称贝尔实验室。两项信息时代的重要发明-晶体管和信息论都是贝尔实验室在40年代研究出来的。贝尔实验室在50和60年代的重大发明有太阳能电池，激光的理论和通信卫星。第10页/共58页2023/3/16西南科技大学11一、微电子技术发展历史第11页/共58页2023/3/16西南科技大学12一、微电子技术发展历史1949 pn结,Shockley1952-族化合物半导体,Welker1952 扩散，高温深结1954 第一个硅晶体管，Teal,贝尔实验室1957 光刻胶,Andrus，光刻成本占35%1957 氧化物掩蔽层，Frosch和Derrick,可阻止大部 分杂质的扩散 第12页/

5、共58页2023/3/16西南科技大学13一、微电子技术发展历史1957 CVD（化学气相淀积）外延晶体生长技术薄膜 ，Sheftal、Kokorish及Krasilov,改善器件 性能、制造新颖器件 1957 异质结双极晶体管（HBT）,Kroemer（2000年诺 贝尔物理奖）1958 离子注入,Shockley，低温浅结、精确控制掺杂 数目1958 第一个（混合）集成电路,Kilby（2000年 诺贝尔物理奖）,由Ge单晶制作：1个BJT、3个电 阻、1个电容 第13页/共58页2023/3/16西南科技大学14一、微电子技术发展历史世界上第一个集成电路第14页/共58页2023/3/1

6、6西南科技大学15一、微电子技术发展历史1959 第一个单片集成电路,Noyce（2000年 诺贝尔物理奖）,6个器件的触发器1960 平面化工艺，SiO2层（光刻）窗口（扩散）pn结1960 第一个MOSFET(金属-氧化物-半导体场效应晶体 管)，Kahang及Atalla,1963 CMOS(互补型金属-氧化物-半导体场效应晶体 管)，Wanlass及萨支唐，逻辑电路1967 DRAM(动态随机存储器)，Dennard1969 多晶硅自对准栅极，Kerwin，有效降低寄生效应第15页/共58页2023/3/16西南科技大学16一、微电子技术发展历史1969 MOCVD（金 属 有 机 化

7、 学 气 相 淀 积），Manasevit 及Simpson，GaAs外延 1971 干法刻蚀，Irving，CF4-O2，各向异性好1971 分子束外延（MBE），极薄薄膜（原子级）、精 确控制1971 微处理器（Intel4004,3mmX4mm，含2300 个MOS管，10m工艺），Hoff，第16页/共58页2023/3/16西南科技大学17一、微电子技术发展历史第17页/共58页2023/3/16西南科技大学18一、微电子技术发展历史 1989 化学机械抛光，Davari，各层介电层全面平坦化 （的关键）1993 铜布线，铝在大电流下有严重的电迁移现象1999年的 0.18微米工艺、

8、2001年的0.13微米、2003年的90纳米（0.09微米），2005年的65纳米（0.065微米），2009年的32纳米1960s的25mm(1 英寸），1970s的51mm(2英寸），1980s的100mm(4英寸），1990s的200 mm(8英寸），2000的 300mm(12英寸），现在400mm (16英寸)第18页/共58页2023/3/16西南科技大学19二、微电子技术发展的规律与趋势第19页/共58页2023/3/16西南科技大学20第20页/共58页2023/3/16西南科技大学21第21页/共58页2023/3/16西南科技大学22第22页/共58页2023/3/16西

9、南科技大学23第23页/共58页2023/3/16西南科技大学24第24页/共58页2023/3/16西南科技大学25第25页/共58页2023/3/16西南科技大学26第26页/共58页2023/3/16西南科技大学27第27页/共58页2023/3/16西南科技大学28第28页/共58页2023/3/16西南科技大学29第29页/共58页2023/3/16西南科技大学30第30页/共58页2023/3/16西南科技大学31第31页/共58页2023/3/16西南科技大学32第32页/共58页2023/3/16西南科技大学33第33页/共58页2023/3/16西南科技大学34第34页/共5

10、8页2023/3/16西南科技大学35第35页/共58页2023/3/16西南科技大学36第36页/共58页2023/3/16西南科技大学37第37页/共58页2023/3/16西南科技大学38第38页/共58页2023/3/16西南科技大学39第39页/共58页2023/3/16西南科技大学40三、器件与集成电路制造工艺简介 硅外延平面晶体管制造工艺 3DK3 NPN型开关管第40页/共58页2023/3/16西南科技大学41工艺流程-前工序衬底制备（=10-3cm，N+,400m）外延（N,=0.3-0.5cm，1-10m）基区氧化/一次氧化（光刻掩蔽膜/钝化表面，500-600nm）基区

11、光刻（刻出基区扩散窗口）硼预淀积（扩散足够的B杂质，N型）减薄蒸金（减到200-250m；减薄：避免背面B扩 散到内部/利于划片；蒸金：金扩散杂质源，）第41页/共58页2023/3/16西南科技大学42工艺流程-前工序硼再分布（再分布/二次氧化/金扩散。再分布：控制 结深与表面浓度；金扩散:减少集电区少子寿命，缩 短开关管底存储时间，提高开关速度。）刻发射区/二次光刻（刻出发射区窗口）磷预淀积（形成发射区：=30-40，BVceo8V,BVcbo7V。）磷再分布（再分布/三次氧化；再分布：达到设计要 求，如=50-60；三次氧化：光刻引线孔的掩蔽膜，200-300nm。）第42页/共58页2

12、023/3/16西南科技大学43工艺流程-前工序刻引线孔/三次光刻（刻出基区、发射区的电极引线接触窗口。）蒸铝（真空蒸高纯Al）铝反刻/四次光刻（刻蚀掉电极引线以外的铝层，用三次光刻的反版）合金（550-580，形成Al-Si欧姆接触。）第43页/共58页2023/3/16西南科技大学44工艺流程-前工序初测（测、BV，不合格作记号。）划片（用金刚刀，激光）烧结（用银浆将管芯固定在管壳底座上，使集电极与底座金属板及集电极管脚相连，并形成欧姆接触。）键合（用金丝/硅铝丝将发射极、基极与底座上相应的管脚相连接。）第44页/共58页2023/3/16西南科技大学45工艺流程-后工序中测（检查划片、压

13、片、烧结、键合工序的质量 封帽（管壳的材料、形状及质量对性能影响极 大）（21）工艺筛选（高温老化、功率老化、高低温循 环实验）（22）总测（全面测试、等级分类）（23）打印 包装、入库。第45页/共58页2023/3/16西南科技大学46辅助工序：超净厂房技术超纯水、高纯气体制备技术光刻掩膜版制备技术材料准备技术第46页/共58页2023/3/16西南科技大学47PN结隔离双极型集成电路制造工艺 工艺流程衬底制备（=8-13cm，P型,（111）晶面，300 400m）埋层氧化（埋层扩散的掩蔽膜，1-1.5m；埋层作用 降低集电极串联电阻）埋层光刻（刻埋层扩散区窗口）埋层扩散（N+,R20/

14、）外延（N型Si，=0.3-0.5cm，8-10m）隔离氧化（隔离扩散的掩蔽膜，0.6-1m）第47页/共58页2023/3/16西南科技大学48 工艺流程隔离光刻（刻隔离墙扩散窗口）隔离扩散（形成P+型隔离墙：P+扩散要穿透外延层 与P-Si衬底连通，将N型外延层分割成若 干独立得“岛”；两步扩散）(9)背面蒸金（真空蒸高纯金）(10)基区氧化（基区扩散掩蔽膜：0.5-0.8m；金扩散：提高开关速度，消除从P型扩散区到衬底 的P-N-P晶体管效应）第48页/共58页2023/3/16西南科技大学49工艺流程基区光刻（刻出基区及各扩散电阻的窗口）基区扩散（预淀积硼；硼再分布/氧化，氧化：发射区

15、磷扩散的掩蔽膜，0.5-0.6m；）发射区光刻（刻出发射区、集电区窗口）发射区扩散（磷预淀积；再分布/三次氧化）刻引线孔（刻出电极引线欧姆接触窗口）蒸铝（真空蒸高纯Al）铝反刻（刻蚀掉电极引线以外的铝层）第49页/共58页2023/3/16西南科技大学50工艺流程（18）初测（19）划片（20）烧结（21）键合（22）中测（23）封帽（24）工艺筛选（25）总测（26）打印、包装、入库。第50页/共58页2023/3/16西南科技大学51集成电路的特有工艺 a隔离扩散目的：形成穿透外延层的P+（N+）隔离墙,将外延层分割成若干彼此独立的隔离“岛”。电路中相互需要隔离的晶体管和电阻等元件分别做在

16、不同的隔离岛上。工作时：P+接低电压（接地），N型隔离岛接高电压。元件间的隔离：两个背靠背的反向PN结-PN结隔离。第51页/共58页2023/3/16西南科技大学52集成电路的特有工艺b.埋层扩散集电极引线从正面引出，从集电极到发射极的电流必须从高阻的外延层流过，这相当于在体内引入了一个大的串联电阻，导致饱和压降增大。低阻埋层（N+型薄层）:有效降低了集电区的串联电阻。第52页/共58页2023/3/16西南科技大学53四、本课程的主要内容1.衬底制备单晶生长；晶片的切、磨、抛；2.薄膜技术氧化、外延、蒸发；3.掺杂技术扩散、离子注入；4.图形加工制版、光刻（曝光、腐蚀）；5.工艺集成双极工

17、艺、MOS技术、MEMS技术 第53页/共58页2023/3/16西南科技大学54五、本课程教学的特点 1侧重原理与工艺流程阐述；2硅材料；3.平面工艺：氧化、光刻、扩散掺杂、薄膜淀积。第54页/共58页2023/3/16西南科技大学55六、参考书 1施敏，半导体制造工艺基础（第二版），安徽大学出版 社2.庄同曾，集成电路制造工艺-原理与实践，电子工业出版 社3.Michael Quirk,半导体制造技术，电子工业出版社4.王秀峰，微电子材料与器件制备技术，化学工业出版社5关旭东，硅集成电路工艺基础，北京大学出版社,2003年 10月。6Stephen A.Campbell,微电子制造科学原理与工程技术,电子工业出版社，2003年1月。第55页/共58页2023/3/16西南科技大学56七、关于成绩 1.平时作业和出勤率 20%；2.期末分组半导体工艺PPT演讲比赛 30%；3.期末考试（闭卷）50%；第56页/共58页2023/3/16西南科技大学57 Thank You第57页/共58页2023/3/16西南科技大学58感谢您的观看！第58页/共58页