《数字电路讲义.pptx》由会员分享，可在线阅读，更多相关《数字电路讲义.pptx（152页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第八章第八章 存储器与可编程逻辑器件存储器与可编程逻辑器件 第一节第一节 概述概述EPROMFPGA第1页/共152页第八章第八章 存储器与可编程逻辑器件存储器与可编程逻辑器件 第一节第一节 概述概述第2页/共152页第八章第八章 存储器与可编程逻辑器件存储器与可编程逻辑器件 第一节第一节 概述概述第3页/共152页第二节第二节 随机存取存储器随机存取存储器-RAM（RAM-Random Access Memory）随机存储器的特点是：在工作过程中，既可的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随
2、机存储器，简息写入任意单元，因此它被称为随机存储器，简称称 RAM。RAM 按功能可分为按功能可分为 静态、动态两类静态、动态两类 第4页/共152页一、静态随机存取存储器一、静态随机存取存储器-Static RAM第5页/共152页84位SRAMA0A1A2 DI3 DI2 DI1 DI0 DO3 DO2 DO1 DO084位 SRAM 图形符号 存储单元简图第6页/共152页第7页/共152页第8页/共152页第9页/共152页 SRAM的写操作时序三总线如何配合？三总线如何配合？第10页/共152页 SRAM的写操作时序第11页/共152页 SRAM的读操作时序6116第12页/共152
3、页二、动态随机存取存储器二、动态随机存取存储器-Dynamic RAM存储、读出过程存储、读出过程第13页/共152页二、动态随机存取存储器二、动态随机存取存储器-Dynamic RAM刷新刷新动态动态RAMDRAM的优点:存储容量大,集成 度高DRAM的缺点:需要定时刷新第14页/共152页DRAM的结构 第15页/共152页DRAM的的工作方式工作方式第16页/共152页三、三、RAM的扩展与应用的扩展与应用 1、容量扩展位扩展：存储器并行数据位数的扩展字扩展：存储深度的扩展第17页/共152页 字扩展：存储深度的扩展 低位地址直接相连高位地址译出片选第18页/共152页常用RAM组件：R
4、AM2114：共有共有10根地址线，根地址线，4根数据线。根数据线。容量为：容量为：1024字字4位（即位（即1K4）RAM6116：共有共有11根地址线，根地址线，8根数据线。根数据线。容量为：容量为：2048字字8位（又称为位（又称为2K8）AM21L41：共有共有12根地址线，根地址线，1根数据线。根数据线。故其容量为：故其容量为：4096字字1位（即位（即4K1）AM12168：共有共有12根地址线，根地址线，4根数据线。根数据线。容量为：容量为：4096字字4位（即位（即4K4）第19页/共152页RAM2114、6116的管脚图123456789181716151413121110
5、A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM 2114 管脚图管脚图2345678910232221201918171615A0A1D0A3A4A5A6A9A10CSGNDVCCD3D2D1D4RAM 6116 管脚图管脚图A2A711112141324A8D5D6D7RDWR第20页/共152页2114容量的扩展D7A9A0R/WCSD1D3D2D0A9A0R/WCSD1D3D2D0.D6D5D4D1D3D2D0.CSR/WA0A92114(1)2114(2)用两片用两片2114 将位数由将位数由 4位扩展到位扩展到 8位位 1.位数的扩展位数的扩展：
6、把各片对应的地址线连接在一起，：把各片对应的地址线连接在一起，数据线并列使用即可。接线如下图：数据线并列使用即可。接线如下图：第21页/共152页2.字数的扩展：CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D32 4译译码码器器A11A10A0A9D3D2D1D02114(1)2114(2)2114(3)2114(4)R/WY0Y374LS139A11A10选中片序号选中片序号 对应的存储单元对应的存储单元0 00 11 01 12114(1)2114(2)2114(3)2114(4)0000 102310
7、24 20472048 30713072 4095高位地址和存储单元的关系对照表高位地址和存储单元的关系对照表第22页/共152页例例8-1 试将容量为试将容量为2564位的位的SRAM(AM9122)，扩展成，扩展成5128位的位的RAM组合组合分析：位扩展分析：位扩展 4 8 需两片需两片AM9122 字扩展字扩展256 512 深度为原来的两倍深度为原来的两倍 224 共需共需4片容量为片容量为2564位的位的SRAM(AM9122)第23页/共152页第24页/共152页多块多块RAM构成内存条构成内存条第25页/共152页CPU与与RAM的连接的连接第26页/共152页PC控制接口卡
8、中控制接口卡中RAM的电路的电路第27页/共152页三、三、RAM的扩展与应用的扩展与应用 n1、双口RAM第28页/共152页三、三、RAM的扩展与应用的扩展与应用 n1、双口RAM应用：应用：显示缓存、字符合成器显示缓存、字符合成器第29页/共152页三、三、RAM的扩展与应用的扩展与应用 n2、RAM用作移位寄存器应用：应用：大容量移位大容量移位延时：音乐喷泉延时：音乐喷泉第30页/共152页三、三、RAM的扩展与应用的扩展与应用 n3、先进先出存储器 FIFO（First In First Out）应用？应用？PC-HD接口接口存储变调存储变调半满标志半满标志全满标志全满标志案例：案例
9、：ATA接口接口原理？原理？不同传输率总线转换不同传输率总线转换第31页/共152页三、三、RAM的扩展与应用的扩展与应用 n3、先进先出存储器-FIFO用边读边写双端口RAM构成FIFO第32页/共152页三、三、RAM的扩展与应用的扩展与应用 n3、先进先出存储器-FIFO用标准RAM构成FIFOAI-AO=?第33页/共152页 只读存储器，工作时其存储的内容固定不变。只读存储器，工作时其存储的内容固定不变。只能读出，不能随时写入，所以称为只读存储器。只能读出，不能随时写入，所以称为只读存储器。一、一、ROM的基本结构及工作原理的基本结构及工作原理 ROM主要由主要由地址译码器、存储矩阵
10、地址译码器、存储矩阵和和输出输出电路电路三部分组成。三部分组成。Read Only MemoryMROMPROM EPROM EEPROM第三节第三节 只读存储器只读存储器(ROM)第34页/共152页输出电输出电路路存储存储矩阵矩阵字线字线位线位线A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC译译码码器器K:输出控输出控制端制端W3W0W2W1固定固定ROM ROM主要由主要由地址译码器地址译码器存储矩阵存储矩阵输出电路输出电路第35页/共152页000101111100110011001001地地 址址A1A0D3D2D1D0内内 容容A1A0A1A0A1A0A1A0A1
11、A0D3D2D1D0-VCC译译码码器器K:输出控输出控制端制端 给出任意一个地给出任意一个地址码，译码器与之对址码，译码器与之对应的字线变为应的字线变为高电平高电平，进而从位线上便可输进而从位线上便可输出四位数字量。出四位数字量。字线字线位线位线图中存储器的内容图中存储器的内容第36页/共152页ROM阵列示意图阵列示意图第37页/共152页ROM阵列示意图阵列示意图第38页/共152页ROM阵列示意图阵列示意图0和和1的输出？的输出？10第39页/共152页ROM阵列示意图阵列示意图0110第40页/共152页符号和定时图A关联的作用:当Am=1时，受影响的输入、输出端被选通，允许各输入端
12、上的数据写入存储器中的m号区域，或者允许m号区域的内容从输出端被读出；Am=0时，受影响的输入、输出端被封锁，不允许写入也不允许读出第41页/共152页 特点特点:出厂时全部存储出厂时全部存储“1”，用户可根据需要将某些单元改写为，用户可根据需要将某些单元改写为“0”,然而只能改写一次。然而只能改写一次。字线字线位位线线熔熔断断丝丝将熔丝烧断，该将熔丝烧断，该单元则变成单元则变成“0”。二、可编程二、可编程 ROM（PROM）第42页/共152页二、可编程二、可编程 ROM（PROM）编程图编程图第43页/共152页EPROMErassable PROM 所存储的信息可以用紫外线照射擦除，重新
13、编程。所存储的信息可以用紫外线照射擦除，重新编程。三、可改写PROM（EPROM和EEPROM）ROMPROM高电平高电平 编程后，编程后，栅极阈值变高，栅极阈值变高，输出为输出为0第44页/共152页EPROMErassable PROM 所存储的信息可以用紫外线照射擦除，重新编程。所存储的信息可以用紫外线照射擦除，重新编程。三、可改写PROM（EPROM和EEPROM）2732第45页/共152页 EEPROM(E2PROM)Electrically EPROM 电可擦除电可擦除PROM三、可改写PROM（EPROM和EEPROM）优点：方便，优点：方便，主板在线升级等主板在线升级等；注意
14、，；注意，案例案例38所所ROMPROMEPROM第46页/共152页四、ROM的扩展的与应用 1、ROM的扩展的扩展第47页/共152页四、ROM的扩展 8位扩展：位扩展：第48页/共152页四、ROM的扩展 将容量为将容量为1K8的的PROM（28L85A）编程为）编程为8K1的的ROM地址的不同地址的不同第49页/共152页考研例题：考研例题：第50页/共152页ROM的连接电路的连接电路A19A15:11111第51页/共152页CPU与与ROM的连接的连接第52页/共152页2、ROM的应用举例的应用举例a.用于存储固定的专用程序用于存储固定的专用程序b.利用利用ROM可实现查表或码
15、制变换等功能可实现查表或码制变换等功能 查表查表功能功能 查某个角度的三角函数查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为存放在该地把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为址内的数据，这称为“造表造表”。使用时，根据输入的地址。使用时，根据输入的地址(角度角度)，就，就可在输出端得到所需的函数值，这就称为可在输出端得到所需的函数值，这就称为“查表查表”。码制变换码制变换 把欲变换的编码作为地址，把把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容最终的目的编码作为相应存储单元中的内容即可。即可。第53页/共152页例8-2
16、 试将容量为1K8 位的 PROM(28L85A）编程为 8K1 位的 ROM，画出必要的连线图，注明地址码的安排。第54页/共152页例8-3 试用PROM实现8位B码至BCD码的转换 有不足有不足第55页/共152页例8-4 用容量为2K8 的ROM，构成14位的数据产生可控的奇/偶校验码b14=0，？，？b14=1，？，？奇校验奇校验偶校验偶校验奇校验奇校验第56页/共152页利用ROM存储字库点阵地址数据第57页/共152页利用ROM存储字库点阵第58页/共152页第59页/共152页第60页/共152页第61页/共152页公公第62页/共152页利用ROM存储字库点阵 编程一个汉字就
17、需芯片编程一个汉字就需芯片 16x16 个存储单元。个存储单元。一个容量为一个容量为 64Kx16 位的位的 EPROM，可以存储上述字体的汉字可以存储上述字体的汉字 4 000 个，个，而地址码需而地址码需 16 位，输出数据线需位，输出数据线需 16 条。条。巨人集团巨人集团第63页/共152页ROMD/A计计数数器器CP计数脉冲计数脉冲送示波器送示波器34uoA1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo03.ROM 在波形发生器中的应用在波形发生器中的应用第64页
18、/共152页很有用很有用第65页/共152页第66页/共152页ROM实现逻辑函数实例d0m（1，2，4，7）d1m（1，2，3，7）第67页/共152页 ROM实现组合函数的不足 芯片的利用率不高。这是因为ROM中的与阵列是一个固定的全译码阵列，每一个乘积项都是一个最小项，只能实现组合逻辑函数的最小项表达式，不能进行化简，而且实际上大多数的组合逻辑函数也并不需要所有的最小项。因此，ROM在绝大多数场合还是被作为存储器使用。第68页/共152页第四节第四节 可编程逻辑阵列可编程逻辑阵列-PLA（PLA Programmable Logic Array）一、概述第69页/共152页二、PLA的工
19、作原理及应用“与与”“或或”都可都可编程编程与与ROM的区别？的区别？或的数量限制或的数量限制第70页/共152页二、PLA的工作原理及应用Q0=?编程例子：编程例子：第71页/共152页P1P2P3P4P5P2P4P5P3P6第72页/共152页第73页/共152页例例8-6试用适当的试用适当的PLA和触发器实现一可变模分频器，当控制输和触发器实现一可变模分频器，当控制输入入X0时，分频模时，分频模M5；X1时，时，M7，且在状态，且在状态Q2Q1Q0111时，输出时，输出Z为为1，其余情况均为，其余情况均为0，此外，电，此外，电路还具有异步置位输入路还具有异步置位输入SD。解：首先列功能表
20、进行计数器设计解：首先列功能表进行计数器设计选用选用D触发器触发器第74页/共152页第75页/共152页第76页/共152页三、PLA的扩展输出扩展输出扩展第77页/共152页三、PLA的扩展乘积项扩展乘积项扩展内部编程内部编程反码输出反码输出第78页/共152页三、PLA的扩展输入扩展输入扩展第79页/共152页三、PLA的扩展输入扩展输入扩展乘积项扩展乘积项扩展输出扩展输出扩展第80页/共152页三、PLA的扩展特点：与、或都可编程；特点：与、或都可编程；不足：不足：有点复杂、成本高有点复杂、成本高有解决办法吗有解决办法吗？第81页/共152页第五节第五节 可编程阵列逻辑可编程阵列逻辑-
21、PAL（PAL Programmable Array Logic）特点：与阵列可以编程；或阵列以固定的 有多种输出结构可供选择相同相同不同不同第82页/共152页功能？极性选择第83页/共152页PAL的命名的命名第84页/共152页PAL的基本输出结构的基本输出结构第85页/共152页PAL的基本输出结构的基本输出结构是否取非第86页/共152页PAL的基本输出结构的基本输出结构第87页/共152页PAL的基本输出结构的基本输出结构同步时钟第88页/共152页PAL的基本输出结构的基本输出结构异步时钟第89页/共152页PAL的基本输出结构的基本输出结构组合时序第90页/共152页用用PAL
22、实现下电路实现下电路第91页/共152页第92页/共152页第93页/共152页第94页/共152页第95页/共152页第96页/共152页特点：特点：PLA：只能组合，非常灵活。：只能组合，非常灵活。有点复杂、成本高有点复杂、成本高PAL：可组合，也可时序。：可组合，也可时序。不足：采用熔丝工艺，只能编程一次不足：采用熔丝工艺，只能编程一次第97页/共152页第六节第六节 通用阵列逻辑通用阵列逻辑-GAL（GAL Generic Array Logic）一、一、GAL的结构的结构第98页/共152页GAL结构结构PAL结构结构第99页/共152页GAL结构结构第100页/共152页二、二、O
23、LMC的结构和组态的结构和组态Output Logic Macro Cell乘积项选择三态使能选择反馈选择输出选择第101页/共152页二、二、OLMC的结构和组态的结构和组态第102页/共152页二、二、OLMC的结构和组态的结构和组态第103页/共152页二、二、OLMC的结构和组态的结构和组态第104页/共152页二、二、OLMC的结构和组态的结构和组态第105页/共152页二、二、OLMC的结构和组态的结构和组态第106页/共152页二、二、OLMC的结构和组态的结构和组态例：试用例：试用GAL16V8构成构成6位通用移位寄存器位通用移位寄存器第107页/共152页二、二、OLMC的结
24、构和组态的结构和组态第108页/共152页二、二、OLMC的结构和组态的结构和组态第109页/共152页二、二、OLMC的结构和组态的结构和组态第110页/共152页第七节 PLD的发展与编程 一、第三代PLDHDPLD家族成员：EPLD、CPLD、FPGA种类：单元型HDPLD FPGA，类似标准门阵列结构；阵列扩展型HDPLDEPLD和CPLD，基于与-或阵列结构（乘积项结构）典型产品：Xilinx公司的FPGA器件 Altera公司的CPLD器件。第111页/共152页部分HDPLD产品的性能表生产厂商生产厂商器件系列器件系列结构类型结构类型连线类型连线类型编程工艺编程工艺编程技术编程技
25、术AlteraAPEX、FLEX查找表查找表确定型确定型SRAMICRMAX7000、MAX9000乘积项乘积项确定型确定型E2PROMISPMAX5000、Classic乘积项乘积项确定型确定型EPROM编程器编程器XilinxVirtex、SpartanXC4000、XC3000查找表查找表统计型统计型SRAMICRLatticeispLSI乘积项乘积项确定型确定型E2PROMISPActelMX、SX系列系列FPGA查找表查找表统计型统计型反熔丝反熔丝编程器编程器传输时延可以预测传输时延不固定，不能预测第112页/共152页逻辑块逻辑块逻辑块逻辑块可编程互连I/OI/O逻辑块逻辑块逻辑块
26、逻辑块I/OI/OCPLD的一般结构可编程逻辑块：CPLD的主体部分输入/输出块：输入、输出可编程互连资源：用于逻辑块之间以及逻辑块与 输入/输出块之间的连接第113页/共152页 二、Altera公司的MAX7000系列CPLD编程工艺：E2PROM，可在系统编程系列成员：MAX7000E、MAX7000S、MAX7000A门数：6005000个宏单元数：32256个I/O引脚数：36155个。第114页/共152页第115页/共152页第116页/共152页ALTERA MAX 7000S 系列的特点nMAX 7000S 支持系统级集成n用于产品制造的系统内可编程特性（ISP）n用于产品测
27、试的边缘扫描测试标准（JTAG）n相同器件系列的引脚纵向兼容n引脚和结构与最初的MAX 7000系列兼容n所有MAX 7000S 器件的增强功能n6 个输出使能n2 个全局时钟n可选的集电极开路输出n转换速度控制第117页/共152页MAX7000A的电路结构图INPUT/GCLK1INPUT/OE2/GCLK2INPUT/OE1INPUT/GCLR nPIA6 or 10 Output EnablesLAB CMacrocells33 to 4836I/OControlBlock361663 to 16 I/OLAB A3 to 16166Macrocells1 to 16I/OContro
28、lBlock3 to 16 I/O3 to 163 to 163 to 163 to 163 to 16LAB D36I/OControlBlock361663 to 16 I/OLAB B 3 to 16166Macrocells17 to 32I/OControlBlock3 to 16 I/O3 to 163 to 163 to 163 to 163 to 16Macrocells49 to 646 or 10 Output Enables-逻辑阵列块LAB（Logic Array Block）I/O控制块可编程互连阵列PIA（Programmable Interconnect Arra
29、y）专用输入第118页/共152页MAX7000S 系列的内部互连结构逻辑阵列块可编程连线阵列第119页/共152页 1 逻辑阵列块LAB MAX7000A的主体是通过可编程互连阵列PIA连接在一起的、高性能的、灵活的逻辑阵列块。每个LAB由16个宏单元组成，输入到每个LAB的信号如下：来自于PIA的36个通用逻辑输入；全局控制信号（时钟信号、清零信号）；从I/O引脚到寄存器的直接输入通道，用于实现MAX7000A的最短建立时间。LAB的输出信号可以同时馈入PIA和I/O控制块。第120页/共152页 2 宏单元Macrocell MAX7000A的宏单元乘积项选择矩阵36 Signalsfr
30、om PIA16个共享扩展项ClearSelectGlobalClearUCCClock/EnableSelectCLRNENAPRNDQto I/OControlBlockto PIA2fromI/O pinFast InputSelect Programmable RegisterRegisterBypassLAB Local Array并联扩展项(来自其它宏单元)GlobalClocks-5个乘积项中，有1个可以反馈回与阵列第121页/共152页(a)共享扩展项 MAX7000A的扩展乘积项宏单元乘积项逻辑乘积项选择矩阵来自PIA的36个信号1616个可共享扩展项-宏单元乘积项逻辑第12
31、2页/共152页(b)并联扩展项 MAX7000A的扩展乘积项Product-TermSelectMatrixProduct-TermSelectMatrixPreset来自上一个宏单元ClockClearClockClear到下一个宏单元宏单元乘积项逻辑宏单元乘积项逻辑Preset-来自PIA的36个信号1616个可共享扩展项第123页/共152页3 输入/输出控制块PIAUCCto Other I/O PinsGNDfromMacrocellOpen-Drain OutputSlew-Rate ControlFast Input toMacrocellRegisterto PIAOE Se
32、lect Multiplexer6 or 10 GlobalOutput Enable Signals-编程单元作地址码第124页/共152页to LABPIA Signals4 MAX7000A的可编程互连阵列PIA编程单元控制与门 多数多数CPLD中的互连资源都有类似于中的互连资源都有类似于MAX7000A的的PIA结构，这种连接线最结构，这种连接线最大的特点是能够提供具有固定时延的通路，大的特点是能够提供具有固定时延的通路，也就是说信号在芯片中的传输时延是也就是说信号在芯片中的传输时延是固定的、可以预测的，固定的、可以预测的，所以将这种连接线称为确定型连接线。所以将这种连接线称为确定型连
33、接线。看例子：看例子：tu-6-35第125页/共152页 三、现场可编程门阵列FPGA 现场可编程门阵列FPGA是由多个可编程的基本逻辑单元组成的一个二维矩阵。围绕该矩阵设有I/O单元，逻辑单元之间以及逻辑单元与I/O单元之间通过可编程连线进行连接。因此，FPGA被称为单元型HDPLD。而由于基本逻辑单元的排列方式与掩膜可编程的门阵列GA类似，所以沿用了门阵列这个名称。多数FPGA采用SRAM编程工艺，也有少数的FPGA采用反熔丝编程工艺。第126页/共152页连续布线(Altera 基于查找表（LUT）的 FPGA)LABLE第127页/共152页 FPGA的结构示意图开关矩阵SM可配置逻
34、辑块CLBCLBI/O块IOB可编程连线PI第128页/共152页FPGA与CPLD结构特点nAltera的连续式快速通道互连 FastTrackn采用分段式互连结构的器件无法得到冗余带来的好处连续式互连结构分段式互连结构第129页/共152页ALTERA FLEX 系列结构图.IOCIOCIOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC逻辑单元.IOCIOC.IOCIOCIOCIOC.快速通道互连逻辑阵列块(LAB)IOCIOC.第130页/共152页FLEX 10K系列FPGA结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.I
35、OCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式阵列块第131页/共152页FLEX 系列的逻辑单元数据1Lab 控制 3LE 输出进位链级联链查找表(LUT)清 零 和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab 控制 1CLRNDQ数据2数据3数据4Lab 控制 2Lab 控制 4第132页/共152页FLEX 10K 系列的EABn什么是EAB（Embbeded Arry Block）?n容量为2048 bit的RAMn可以配置为存储器或者逻辑函数n实现兆功能（Megafunctionn实现存储器或者特殊的逻辑函数比单个的逻辑单
36、元(LE)更有效LE嵌入式阵列逻辑阵列LELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELEEABEABEABEABEAB第133页/共152页EAB 的字长是可配置的256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8第134页/共152页FLEX 10K 系列的EAB输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1 数 据 宽 度8,4,2,1地址宽度 8,9,10,11 写使能
37、输入时钟第135页/共152页EAB的使用n存储器功能n用作同步或者异步 RAMn单端口或者双端口 FIFOnRAM 可用来实现动态硬件重配置n逻辑功能n配置时，EAB是可以预装的 n实现一个大的查找表，尤其适用于快速乘法器，状态机和算术逻辑单元等第136页/共152页FPGAsStratix II Stratix Cyclone Stratix GX APEX II APEX 20K Mercury FLEX 10K ACEX 1K FLEX 6000CPLDs MAX II MAX3000A MAX7000第137页/共152页FPGA与EPLD对比1.FPGA的集成度比CPLD高2.FP
38、GA器件结构比CPLD灵活3.CPLD的功耗比FPGA大4.使用上CPLD比FPGA方便5.CPLD具有加密功能第138页/共152页CPLD FPGA 第139页/共152页PLD的编程与测试 1 PLD开发所需的设备 计算机；PLD的开发软件包、专用的硬件描述语言；PLD的编程器或编程电缆。2 PLD的开发流程 不同的软件包对PLD的开发流程不尽相同，但大致上都可归为三个过程。设计输入设计处理仿真器件编程器件测试第140页/共152页 1）设计输入 设计输入主要是指设计者以一定的方式对器件的逻辑功能进行描述，并形成符合开发软件要求的设计源文件。目前多数的开发软件都支持原理图和硬件描述语言两
39、种描述方式。2）设计处理 开发软件可以自动完成对设计源文件的处理，包括综合、优化、布局、布线等过程，最后生成可编程逻辑器件的编程文件。设计者也可以通过在开发软件中设置一些参数，对设计处理过程进行控制；在处理过程中，还可以用仿真工具对设计结果进行验证，如果不满足设计要求，则需要修改设计。第141页/共152页 3）器件编程 器件编程就是用编程软件，通过编程器或编程电缆将设计处理产生的编程数据下载到可编程逻辑器件中，这样可编程逻辑器件就具备了预定的逻辑功能。4）器件测试 器件测试就是用实验的方法，验证器件的实际性能。第142页/共152页ISP功能提高设计和应用的灵活性n减少对器件的触摸和损伤n不
40、计较器件的封装形式n允许一般的存储n样机制造方便n支持生产和测试流程中的修改n允许现场硬件升级n迅速方便地提升功能未编程前先焊接安装系统内编程-ISP在系统现场重编程修改第143页/共152页 用PC机对ISP器件进行编程ispDownloadCableothersystemCircuitryISPDevice5ispDOWNLOADSoftware并口第144页/共152页JTAG引脚说明JTAG端口引脚端口引脚用于边界扫描测试时的功能用于边界扫描测试时的功能用于编程时的功能用于编程时的功能TDI测试数据和测试命令串行输入测试数据和测试命令串行输入编程数据和编程命令串行输入编程数据和编程命令
41、串行输入TDO测试数据串行输出测试数据串行输出编程数据串行输出编程数据串行输出TMS测试模式选择测试模式选择编程模式选择编程模式选择TCK测试时钟输入测试时钟输入编程时钟编程时钟TRST（可选）（可选）测试复位信号测试复位信号 在ISP编程期间，芯片的I/O引脚呈高阻状态，从而使正在进行编程的器件与周围电路脱离。当然，也可将编程数据存放在非易失性存储器中，用嵌入在电路中的微控制器实现对器件的在系统编程。第145页/共152页ALTERA 的 ByteBlaster（MV）下载接口此接口既可作编程下载口，也可作JTAG接口GW48-CK系统使用专用ASIC实现多供应商器件兼容的通用FPGA/CP
42、LD编程下载电路模块第146页/共152页第147页/共152页多个ISP器件的菊花链连接ISPDevice 1TDOTDITCLK TMSTRSTISPDevice 2ISPDevice 3第148页/共152页第149页/共152页 在电路或在系统（In System）可再配置有两类配置方式：主动配置方式和被动配置方式。所谓主动配置方式，就是在电路上电后由可编程逻辑器件主导配置操作过程，将存放在外部非易失性存储器中的编程数据读到可编程逻辑器件的SRAM中；被动配置方式则是在PC机或微控制器的控制下将存放在外部非易失性存储器中的编程数据写到可编程逻辑器件的SRAM中。按编程数据的传输方式，又有同步与异步、串行与并行之分。具有ICR特性的可编程逻辑器件在配置过程中，I/O引脚呈高阻抗状态，与外电路脱离。利用ICR技术也可以一次对多个器件实现配置，电路连接与具体的器件有关。第150页/共152页本章内容：1.了解RAM、ROM的基本概念、数据存储原理2.掌握RAM、ROM的操作时序、扩展、典型应用3.理解可编程逻辑器件的原理4.理解PLA、PAL、GAL的原理应用作业：P356-8.18.58.108.22第151页/共152页感谢您的观看！第152页/共152页