数字电路分析期末复习题.pptx

《数字电路分析期末复习题.pptx》由会员分享，可在线阅读，更多相关《数字电路分析期末复习题.pptx（79页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、熟悉MOS管的导通原理;CMOS反相器、与非门等逻辑门电路的工作原理;输入噪声容限的定义;CMOS传输门和三态门;CMOS集成电路在使用中应注意的几个问题;解决CMOS驱动TTL门电路驱动电流不足的方法.第二章重点:第三章重点:3.2组合逻辑电路的分析3.3组合逻辑电路的设计3.4组合逻辑电路中的冒险 第四章重点:编码器、译码器/数据分配器、数据选择器、加法器和比较器.第1页/共79页 第五章重点:5.2锁存器;5.3触发器;5.6时序逻辑电路的分析和设计;第六章重点:6.1计数器;第八章重点:整章6.2寄存器和移位寄存器 第九章重点:掌握如何确定A/D或D/A转换的分辨率等主要技术指标.第2

2、页/共79页 第一章 1.数制与数制转换式中：ai 为第 i 位的系数，同样 n 为数值的整数位的个数，m 为小数位的个数。D i 称为D进制数第i 位的“权”。1)不同进制的数均可按权展开成十进制数:2)几种常用数制的相互转换方法直接转换方法3位二进制数刚好是八进制数的权,4位二进制数也刚好凑成十六进制数的权,因此二进制数转换成八或十六进制第3页/共79页基数连除、连乘法数,可直接从低位到高位按3位或4位分组,最高位不够位数的以0补足,然后直接以组读数转换.例如:将二进制数11011010011.10111转换成八进制数.解:将二进制数11011010011.10111以3位分组为:0110

3、11010011.101110补零补零所以有:(11011010011.10111)2=(3323.56)8 例:将(173.8125)10化成二进制数.kn-1k1k0k-1k-2将(173.8125)10分成整数部分和小数部分,并分别以连除和连乘法求相应的系数.第4页/共79页整数部分 小数部分 整数部分为(173)10=(10101101)2;小数部分:(0.8125)10=(0.1101)2 最后：(173.8125)10=(10101101.1101)2第5页/共79页逻辑函数常用以下四种方法表示:逻辑函数表达式、真值表、逻辑图和波形图.逻辑电路的分析和设计,涉及逻辑函数表达方式之间

4、的转换,和逻辑函数表达式的化简.2.逻辑函数表达式的化简,以及逻辑函数表示法间的转换例1:化简函数F=AD+AD+AB+AC+BD+ACEF+BE+DEF解:F=A(D+D)+AB+AC+BD+ACEF+BE+DEF=A+AB+AC+BD+ACEF+BE+DEF=A+AC+BD+BE+DEF=A+C+BD+BE+DEF=A+C+BD+BE第6页/共79页例2:一个四输入变量的逻辑函数,其真值表如下图所示,试用卡诺图法化简为与或表达式及与非-与非表达式.111110111000111001100101111010100111001001101011001010110100010010100010

5、00110000FDCBAFDCBA真值表第7页/共79页10010101001110010001111000011110ABCD 解:化简的逻辑函数与或表达式为:F=CD+BD+ABC+ABCD 化简的逻辑函数的与非-与非表达式为:F=CD+BD+ABC+ABCD=CDBDABCABCD 第8页/共79页例3:化简以下逻辑函数:F(A,B,C,D)=m(0,2,4,6,9,13)+d(1,3,5,7,11,15)解:01001011110001111000011110ABCD F(A,B,C,D)=A+Dd(1,3,5,7,11,15)=0第9页/共79页例4:化简以下逻辑函数:F(A,B,

6、C,D)=m(3,4,5,6,9,10,12,13,14,15)10101111101101000001111000011110ABCD 解:由卡诺图可得:F=AB+BD+ACD+ABCD+BC+ACD第10页/共79页 第三章 一、组合逻辑电路的分析步骤:1)根据给定的逻辑图,写出电路输出端的逻辑函数表达式;2)列出真值表;3)根据真值表或化简变换后的逻辑表达式,确定电路功能.例1:已知逻辑电路如下图所示,试分析该电路的逻辑功能.ABCFZ1Z2Z3 解:由逻辑电路写成输出端的逻辑函数表达式.按信号的流向,分别写出变量Z1、Z2、Z3和F的逻辑表达式:第11页/共79页Z1=AABC;Z2=

7、BABC;Z3=CABC.F=Z1Z2Z3=AABCBABCCABC 变换逻辑函数,列出真值表.先把F的逻辑函数式变换为最小项表达式,即:F=AABC+BABC+CABC=A(A+B+C)+B(A+B+C)+C(A+B+C)=AB+AC+AB+BC+AC+BC=ABC+ABC+ABC+ABC+ABC+ABC第12页/共79页由真值表(自己列出)可以看出,当ABC取值相同时,F=0;而当ABC取值不完全相同时,F=1,因此,此电路具有判断输入逻辑状态不一致的功能.二、组合逻辑电路的设计步骤:对实际问题进行逻辑抽象,即确定输入、输出变量,并定义变量状态的含义;根据输入、输出的因果关系,列出真值表;

8、根据实际的要求和器件的资源情况,选用器件类型;由真值表写出逻辑函数表达式;简化或变换逻辑函数表达式,并根据逻辑函数表达式画出逻辑图.第13页/共79页不分章节复习 一、填空题:1.十六进制到二进制的转换规则为：一位十六进制数用 位二进制数表示；八进制到二进制的转换规则为：一位八进制数用 位二进制数表示；2.二进制数(10.101)2化成十进制数和十六进制数时,其数值分别为:(10.101)2=()10;(10.101)2=()16;432.6252.A3.十五个“1”异或的结果是:；14.组合逻辑函数有四种不同的表示法:、和波形图；真值表逻辑函数表达式逻辑图5.组合逻辑电路和时序逻辑电路的区别

9、在于,组合逻辑电路没有 功能,而时序逻辑电路则有 功能;记忆记忆第14页/共79页6.n个变量的全体最小项之和恒为 ;任意两个最小项相与恒为 ;107.组合逻辑电路的输出只与当时的 状态有关,而与电路 输入状态无关,它的基本单元电路为 ；输入原来的逻辑门8.半导体数码管按其内部发光二极管接法可分为:和 两种；共阴极共阳极9.组合逻辑电路中的冒险根据其产生的不同,可分为静态冒险和动态冒险两种,其中静态冒险又可分为 冒险和 冒险；功能逻辑10.三态门可能输出的三种状态:、和 ;高电平 低电平高阻态11.是时序逻辑电路最基本的部件;是最基本的算术运算部件;RS锁存器加法器12.n个JK触发器构成的环

10、形计数器,其有效计数状态数共有 个;n13.时序逻辑电路在结构上包含 和 两部分;组合电路存储电路第15页/共79页14.全面描述一个时序电路的逻辑功能有三组方程,分别是 、和 ;状态方程驱动方程输出方程15.时序电路的逻辑功能描述,常采用 、和 等方法；逻辑方程状态表状态图时序图16.同步时序逻辑电路中,所有触发器状态的变化都是在 操作下同时进行的;异步时序电路中,各触发器的时钟信号 ,因而触发器状态的变化并不都是同时发生的,且有先有后;同一时钟不同一个17.消除时序逻辑电路冒险的方法主要有两种:用同步时序逻辑电路代替异步时序逻辑电路,。延长信号的传输时间18.若最简状态图中状态数为10,则

11、所需的状态变量数至少应为 。419.移位寄存器既能 数据,又能完成 功能。存放移位20.一个存储矩阵有64行、32列,则存储矩阵的存储容量为:个存储单元。6432=2048=2k第16页/共79页21.RAM和ROM的主要区是:,。断电后,RAM中存储的数据会丢失而ROM则不会22.施密特触发器具有 电压传输特性,表征这一特性的回差电压定义为:VT=,其中,VT+为上触发电平或正阈值电压,VT-为下触发电平或负阈值电压。滞回VT+-VT-23.多谐振荡器的特点是:。没有稳态,只有两个暂稳态24.七位D/A转换器的分辨率为%。0.787425.(102)8=(1000010)2=(42)16。2

12、6.施密特触发器的两个主要特点为:和 。两个稳态具有滞回电压传输特性27.单稳态触发电路的主要特点为:;在外界触发脉冲作用下,;经一段时间,。一个稳态和一个暂稳态能从稳态翻转到暂稳态能从暂稳态返回稳态第17页/共79页28.一个完整的A/D转换过程,通常要经过 和 、和 两个步骤。取样保持量化编码29.消除组合逻辑电路中竞争冒险的方法有:加选通脉冲、和.输出端并联电容增加乘积项30.555定时器组成的单稳态电路中,若触发脉冲宽度大于单稳态输出脉冲宽度持续时间,则应在触发端增加电路.微分31.电路的噪声容限越,其抗干扰能力越强。大第18页/共79页二、选择题:1.二进制数(1010111)2转化

13、成等值的十六进制数时,其表示式为:DA.(17)16;B.(37)16;C.(47)16;D.(57)16。2.以下各项中，不是消除组合逻辑电路中冒险的方法。BA.采用选通脉冲;B.加缓冲器;C.输出与地间接电容;D.增 加多余项。3.为提高多谐振荡器频率的稳定性,最有效的方法是 。A.提高电容和电阻的精度;B.提高电源的稳定度;C.采用石英晶体振荡器;D.保持环境温度不变.C 4.如状态 SA 和状态 SB 等价,它们必须 。A.有相同的次态;B.有相同的输出;C.有相同的次态,并有相同的输出;D.有相同的次态但输出不同.C第19页/共79页5.对于32个特定的信息,需要位二进制数进行编码。

14、A.3;B.4;C.5;D.8。CA.输出和电源;B.输出和地;C.输出和输入;D.输入和电源。6.集电极开路门(OC门)在使用时,必须在 之间接一个电阻。A7.半导体存储器按功能分为两大类,即 。A.ROM和EPROM;B.ROM和PROM;C.RAM和ROM;D.RAM和E2PROMC8.下图中,当A=1,B=1时,传输门的状态和输出分别为 。CA.导通,输出0;B.导通,输出1;C.关闭,高阻态;D.关闭,输出0。第20页/共79页9.半导体存储器 在断电的时候,其所保存的数据随之消失。DA.EPROM;B.ROM;C.PROM;D.RAM。10.下列方法中的,不是描述时序电路逻辑功能的

15、方法。AA.矢量图;B.状态表;C.状态图;D.时序图。11.四个D触发器构成的环形计数器,其计数的长度为。AA.4位;B.8位;C.3位;D.16位。12.下列逻辑功能器件中,是时序逻辑功能器件。DA.编码器;B.数据选择器;C.加法器;D.寄存器。13.一个具有N路地址码的数据选择器的功能是。CA.N选1;B.2N选1;C.2N选1,D.(2N-1)选1.第21页/共79页14.对一串幅度不等的脉冲,要剔除幅度不够大的脉冲,并将其余脉冲的幅度调整到规定的幅度,可以采用。CA.不可重复触发单稳态触发器B.可重复触发单稳态触发器C.施密特触发器D.多谐振荡器15.下面是消除时序逻辑电路冒险的方

16、法。AA.延长信号传输时间;B.增加多余项;C.采用异步时序电路;D.加电容。16.下列触发器中,对输入信号有约束条件的是。BA.主从JK触发器;B.主从RS触发器;C.边缘D触发器;D.T触发器17.利用电路可将边沿变化缓慢的信号变换成矩形脉冲。BA.多谐振荡器;B.施密特触发器;C.可重复触发单稳态触发器;D.不可重复触发单稳态触发器。第22页/共79页18.用计数器产生000101序列,至少需要个触发器。BA.2;B.3;C.4;D.6。19.为使采样输出信号不失真地代表输入模拟信号,采样频率fs和输入模拟信号的最高频率fImax的关系是。DA.fsfImax;B.fsfImax;C.f

17、s2fImax;D.fs2fImax。20.CMOS门电路的特点:静态功耗;动态功耗随着工作频率的提高而;输入电阻,噪声容限TTL门电路。CA.很大,增大,很大,低于;B.极低,减小,很大,高于;C.极低,增加,很大,高于;D.极低,增加,很大,等于。21.555定时器构成的单稳态触发器输出脉宽tw为：。BA.0.7RC;B.1.1RC;C.RC;D.1.3RC.第23页/共79页22.如图1所示,555定时器构成多谐振荡器时,其振荡周期由电容的充电时间tw1和放电时间tw2构成,T=tw1+tw2,其中,tw1和tw2分别为:AA.0.7(R1+R2)C,0.7R2C;B.0.7R1C,0.

18、7(R1+R2)C;C.0.7R1C,0.7R2C;D.1.1(R1+R2)C,1.1R2C。23.1位8421BCD计数器至少需要 个触发器.A.3；B.4；C.5；D.10B第24页/共79页24.下列电路中,不是时序逻辑电路。DA.触发器;B.计数器;C.移位寄存器;D.译码器。25.多路数据分配器可以直接由来实现。BA.编码器;B.译码器;C.多路数据选择器;D.多位加法器。26.用位二进制数可以表示任意2位十进制数。AA.7;B.8;C.9;D.10。27.用两片比较器74HC85串联接成8位数值比较器时,低位片中的IAB、IAB和IA=B所接对应的电平应为。DA.110;B.100

19、;C.111;D.001.28.TTL与非门在电路的使用中,多余输入端的处理一般是。CA.悬空;B.通过一合适电阻接地;C.通过一合适电阻接电源。第25页/共79页三、简答题:1.根据CMOS电路的结构特点,说明在CMOS门电路使用中的注意问题。答:1.注意输入电路的过流保护;2.多余的输入端不应悬空;3.注意电源电压极性不能接反,防止输出短路;4.注意输入端的静电防护.2.计数器的同步清零和异步清零有什么不同,同步置数和异步置数有何区别.答:略。第26页/共79页3.试简要分析锁存器和触发器的区别。答:锁存器和触发器均为时序电路的存储单元电路,都有0和1两种稳定状态,在外部信号作用时才可能发

20、生改变.不同的是锁存器是一种对脉冲电平敏感的存储单元电路,而触发器则是一种对脉冲边沿敏感的存储电路.4.单稳态电路可重复触发和不可重复触发各是什么含义？答:不可重复触发,是指在暂稳态期间,若有新的触发脉冲输入,电路的输出脉宽不受其影响,仍由电路中的R、C确定.可重复触发,是指在暂稳态期间,若有新的触发脉冲输入,暂稳态将以最后一个脉冲触发沿为起点,再延长 tw时间后,才返回稳态.第27页/共79页6.采用反馈复位法设计任意进制计数器的主要缺点是什么？反馈置数法获得任意进制计数器的原理是什么？答:用反馈复位法获得的任意进制计数器存在两个问题:一是有一个极短暂的过渡状态SM;二是清零的可靠性较差.反

21、馈置数法获得任意进制计数器的原理:利用给计数器重复置入某个数值来跳跃M-N个状态,从而获得M进制计数器.5.分别简述消除组合逻辑电路中的功能冒险和逻辑冒险的方法.答:消除功能冒险可用加选通脉冲,或在输出要求波形边沿要求不高的情况下,在输出端和地之间接一个几十到几百pF的滤波电容的方法;消除逻辑冒险可用修改逻辑设计来实现,即在最简输出逻辑表达式中增加多余项.第28页/共79页 答:组合逻辑电路和时序逻辑电路都是数字逻辑电路,它们的不同之处是:时序电路在任何时刻的输出稳态值,不仅与该时刻的输入信号有关,而且与该时刻以前的输入信号也有关,即有记忆功能;而组合逻辑电路在任意时刻的输出稳定值,仅仅取决于

22、该时刻电路的输入信号,即没有记忆功能.7.简述组合逻辑电路和时序逻辑电路之间的异同。8.用555定时器构成的单稳态触发电路中,对输入触发脉冲的宽度有无限制？当输入触发脉冲的宽度大于输出脉冲宽度时,在输入端应采取什么措施.答:对输入触发脉冲的宽度有限制，当输入触发脉冲的宽度大于输出脉冲宽度时，在输入端应加上一个微分电路。第29页/共79页四、分析、设计和计算题:(举例)例1：CMOS或非门的电路结构见右图,试分析其工作原理.VAVBVTN1VTP1VTN2VTP2F00011011断通 断通 通通通断断通断断断 断通通1000F=A+BVI(A)+VDDVTP1VTN1VTN2VTP2ABFVI

23、(B)CMOS或非门解：第30页/共79页例2:CMOS与非门的电路结构见右图,试分析其工作原理.解：00011011VAVBVTN1VTP1VTN2VTP2F00100111断通 断断 断断断断断通通通通 通通通1110F=ABVI(A)ABVI(B)+VDD+10VVSSVTP1VTN1VTP2VTN2FVO与非门第31页/共79页2)试用真值表证明下面的等式成立:A+B=ABAB1111110111100000ABABA+BBA真值表解：因为A、B在所有可能的取值范围内,都有A+B=ABAB.因此,A+B=ABAB 成立.第32页/共79页例3:某工厂有A、B、C3台设备,其中,A和B的

24、功率相等,C的功率是A的两倍.这些设备由X和Y2台发电机供电,发电机X的最大输出功率等于A的功率,发电机Y的最大输出功率是X的3倍.要求设计一个逻辑电路,能够根据各台设备的运转和停止状态,以最节省能源的方式启、停发电机.解:逻辑抽象.根据给定问题,设A、B、C3台设备的状态作为输入信号,电路的输出分别为X和Y.定义A、B、C为1时,表示相应的设备运转;为0时,则表示设备处于停止状态。X和Y为1时,表示相应的发电机启动,为0时,则表示发电机停止发电.第33页/共79页列真值表.根据设备功率和发电机输出功率可知,职业A或B运转时,只需要X发电;A、B、C同时运转时,需要X和Y同时发电;其它情况只需

25、Y发电.由此列真值表如下.1111110011101010100110110010101010000000YXCBA输入输出真值表画出X和Y的卡诺图.010110000100011110ABCX111001100100011110ABCY第34页/共79页 由卡诺图化简可得:X=ABC+ABC+ABCY=AB+C根据以上X和Y的逻辑表达式,画出由门电路组成的逻 辑图如下:11111CBAXY第35页/共79页同步时序逻辑电路的分析 在同步电路的分析中,只要知道了在当前状态下各触发器的输入(即驱动信号),就能根据触发器的特性方程,求得电路的下一个状态,最终找到电路的状态转换规律.XZQW组合电路

26、存储电路输入信号输出信号存储电路的驱动信号状态信号因此,同步时序逻辑电路的分析步骤为:(1)列出时序电路的输出方程和驱动方程(即该时序电路中组合电路部分的逻辑函数表达式);(2)将上一步所得的驱动方程代入触发器的特性方程,导 出电路的状态方程;(3)根据状态方程和输出方程,列出状态表;(4)根据状态表画出状态图或时序图;(5)由状态表或状态图(或时序图)说明电路的逻辑功能.第36页/共79页例4:分析下列时序电路的逻辑功能.1)输出方程:Z=XQ0Q1n2)驱动方程:J0=XQ1,K0=X;3)JK触发器的特性方程:Qn+1=JQn+KQn 解：1J1KC1QQF01J1KC1QQF1CLK&

27、1&ZXQ0Q1J1=X,K1=XQ0=X+Q0nn4)状态方程:n+1Q0=XQ1Q0+XQ0nnnQ0=X(Q1+Q0)nnn+1Q1=XQ1+XQ0Q1n+1nnnQ1=X(Q0+Q1)n+1nn第37页/共79页(3)根据状态方程和输出方程,列出状态表.输出方程:Z=XQ0Q1状态方程:Q0=X(Q1+Q0);nnn+1Q1=X(Q0+Q1)n+1nn状态表X Q1 Q0 Q1 Q0 Z0 0 0 0 0 00 0 1 0 0 00 1 0 0 0 00 1 1 0 0 01 0 0 1 0 01 0 1 1 1 01 1 0 0 1 01 1 1 1 1 1nnn+1n+1(4)根据

28、状态表画出状态图.001001110/00/00/00/01/01/01/01/1状态图:Q1Q0X/Z(5)逻辑功能说明.功能:1111序列检测器.第38页/共79页例5:试设计一个能产生序列信号为00011101的移位型序列 信号发生器.因为序列长度为8,考虑用3位移位寄存器,选用74194.仅使用74194的Q0、Q1和Q2。解:状态划分0 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1S1S2S3S4S5S6S7S8S1读数从右到左S1=000S2=100S3=110S4=111S5=011S6=101S7=010S8=001S1=000 右移串 行输入 输出 Si=Q0Q

29、1Q2第39页/共79页 画出状态表00001000100010001010111011100110111111101110110011001000DSRQ2Q1Q0Q2Q1Q0nnnn+1n+1n+1状态表 第40页/共79页 求右移串行输入信号DSR 外围组合电路用四选一MUX实现,取Q1Q2为地址,则：Q0Q1Q2nnn00 01 11 10 0100001111D0=1 D3=Q0 D1=0 D2=Q0DSR无论Q0为0或1,当Q1Q2=00时,DSR=1,即D0=1.nn当Q1Q2=11时,DSR的数值与Q0相反,即D3=Q0.同理第41页/共79页 画电路图 3,4DQ1Q2Q3Q

30、0R1,4D3,4D3,4D3,4D2,4DDSRC41/210M03SASBCLKSRG4741941101010123G03MUX10输出 Y第42页/共79页 状态划分;例6:试设计一个能产生序列信号为10110的移位型序列信号发生器.解:1 0 1 1 0 1 0 s1s2s3s4s5101 011 110010 101Q1Q2Q3在S1时,要 求DSL=1在S4时,要求DSL=0 因为序列信号的长度为5,所以考虑用三位移位寄存器.以三位移位寄存器实现模5的计数循环.状态图 为什么这样划分？结论:3位移位寄存器不能产生该序列信号.第43页/共79页 对序列数按4位划分,则有:1 0 1

31、 1 0 1 0 1 1 0s1s2s3s4s51011 0110 11010101 1010Q1Q2Q3状态图 求左移串行输入信号DSL（即求反馈函数F)组合电路移位寄存器 输出F100110001111000011110Q0Q1Q2Q3FDSL=F=Q0+Q3=Q0Q3nnnn第44页/共79页3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSLC41/210M03SASBCLKSRG474194011输出&画出逻辑电路图 第45页/共79页施密特触发器:ViVo同相输出施密特触发电路特点:有两个稳定状态;具有滞回电压传输特性.VoVOHVOLVT-VT+Vi0ViVO

32、反相输出施密特触发电路VOVOHVOLVT-VT+Vi0第46页/共79页VCC+-UC1C1+-UC2C2&QQOUT5k5k5kG1G2G3117265843DTRTHCOVCOVi1Vi2VoRDVoVTD555定时器的逻辑功能当RD=0时：不管其它输入端如何,输出VO为低电平.1)Vi12/3VCC,Vi21/3VCC,则VO=0,VTD导通.当RD=1时：2)Vi12/3VCC,Vi21/3VCC,则VO=1,VTD截止.3)Vi11/3VCC,则VO=不变,VTD不变.0110 1第47页/共79页用555定时器构成施密特触发电路VCC+-UC1C1+-UC2C2&QQOUT5k5

33、k5kG1G2G3117265843DTRTHCOVCOVi1Vi2VoRDVoVTD26715384VIVO555电路构成施密特触发器VCC第48页/共79页Vit2/3VCC1/3VCC0VOt0VOHVOL555电路构成施密特触发器的工作波形VitVOtVT+VT-0026715384VIVO555电路构成施密特触发器VCC第49页/共79页单稳态触发器和多谐振荡器ViVoCRVR单稳态触发电路特点:1)电路有一个稳态,一个暂稳态.2)没有外界触发信号时,电路处于稳态;在外界信号作用下,电路由稳态转换为暂稳态.3)暂稳态维持一段时间后,自动返回到稳态.多谐振荡器特点:多谐振荡器没有稳态,

34、有两个暂稳态.VCVoCRVi第50页/共79页VitVRt00VOt0VT+twVT-ViVoCRVRVCVoCRViVCt0VOt0VT+VT-T1T2单稳态电路及波形多谐振荡电路及波形第51页/共79页555定时器构成单稳态触发器26715384VIVO555电路构成施密特触发器VCCVitVCt00VOt02/3VCCtwtw单稳态触发器的输出波形输出脉冲宽度tw=1.1RC26715384VIVO555电路构成单稳态触发器VCCRC0.01F第52页/共79页555定时器构成多谐振荡器26715384VIVO555电路构成施密特触发器VCC26715384VIVO555电路构成单稳态

35、触发器VCCVCt0VOt02/3VCC1/3VCCT1T2T多谐振荡器的输出波形输出脉冲宽度T=tw1+tw226715384VO555电路构成多谐振荡器VCCR1R20.01FC其中,充电时间tw1=0.7(R1+R2)C放电时间tw2=0.7R2C第53页/共79页例7:分析如图所示电路,确定它是多少进制的计数器.解:电路采用整体反馈置数法,用两片74161组成174进制计数器.7416174161第54页/共79页 例8:试分析下面的两个电路分别是多少进制的计数器？解:a、b分别为反馈清零法和反馈置数法构成的二十四进制计数器.第55页/共79页 例9:时序信号产生电路如右下图所示,CP

36、为1kHz正方波.1)说明74161和非门组成电路的逻辑功能;2)对应CP输入波形,画出电路中VO1、VO2的电压波形;3)计算VO2的输出脉冲宽度 tw;4)试问VO2的频率与CP的频率比是多少？5)如改变74161数据输入,使D3D2D1D0=1000,则VO2与CP的频率比又为多少？(74161的功能表见表2，逻辑图见图4)第56页/共79页表2 74161的功能表图4 74161的逻辑图第57页/共79页 解：74161和非门组成电路的逻辑功能是构成一个4进制计数器.VO1和VO2的波形下图所示.VO2的输出脉冲宽度 tw为：VO2的频率与CP的频率比为：如改变74161数据输入,使D

37、3D2D1D0=1000,则VO2与CP的频率比为:第58页/共79页 例10:下图为由555定时器构成的电子门铃电路.按下开关k后,门铃响,断开开关后门铃还会持续鸣响一段时间.1)计算门铃的鸣响频率;2)电源电压VCC不变,要延长门铃的鸣响时间,可怎样改变电路中那个元件的参数？3)电路中的电容C2和C3各起什么作用？解:1)555定时器构成的是多谐振荡器,因此,其鸣响频率的表达式为:2)门铃的鸣响时间由R3和C4的放电回路决定,增大R3可以延长放电时间,因此,要延长门铃的鸣响时间,可以增大R3.3)电路中的电容C2起滤波作用,C3起隔直流、通交流的作用.第59页/共79页七、数模和模数转换模

38、拟量转换成数字量的过程称为模数转换,实现模数转换的电路称为ADC(AnalogtoDigitalConverter);数字量转换成模拟量的过程称为数模转换,实现数模转换的电路称为DAC.ADC和DAC在实际应用中最重要的技术指标有两个,分别是:精度和转换速度.在进行模数转换时,假如要速度快,则选择逐次逼近型ADC;若要强调精度,则选择双积分型ADC.无论ADC还是DAC都存在所谓分辨率和最小分辨电压的问题.第60页/共79页例11:写出7位D/A转换器的分辨率,若模拟电压满量程是15V,则其能够分辨的最小电压为多少？解:7位D/A转换器的分辨率=0.787%27-11若模拟电压满量程为15V,

39、则能分辨的最小电压为:0.787%150.118(V)DAC的分辨率为:ADC的分辨率为:因此,可分辨的最小输出或输入电压为:满量程输出(或输入)电压分辨率第61页/共79页 D/A转换器的分辨率为：例12:DAC通常用分辨率和转换误差来表述转换精度.写出8位D/A转换器的分辨率,若模拟电压满量程是10V,则其能够分辨的最小电压为多少？其最小分辨电压为:100.39%=0.039(V)解:第62页/共79页作业分析：4.1用门电路设计一个4线-2线二进制优先编码器.编码器输入为A3A2A1A0,A3优先级最高,A0优先级最低,输入信号低电平有效.输出为Y1Y2,反码输出.电路要求加一个G输出端

40、,以指示最低优先级信号A0输入有效.解：最高优先位输入信号 00A310A201A111A0Y1,Y2 第63页/共79页4线-2线优先编码器的真值表 1101111111 1110100110110011000101011010101001010010101000000 01110000110000010100001000000011000001000000010000000Y1Y0GA3A2A1A000001111000000000001111000011110ABCDY1Y1=A3A211111100000000000001111000011110ABCDY0Y0=A3A2+A3A1第6

41、4页/共79页4线-2线优先编码器的真值表 01111111110111001011010010000GY0Y1A0A1A2A300001111000000000001111000011110ABCDY1Y1=A3A211111100000000000001111000011110ABCDY0Y0=A3A2+A3A1第65页/共79页4.7试用一片4线-16线译码器74154和与非门设计将8421BCD码转换成格雷码的代码转换器.译码器74154的逻辑符号见图4.17.解：1001111014010101106101113011101015101011001101120110010041110

42、10110010001131111101010001100102110110019000100011110010008000000000R3R2R1R0B3B2B1B0十进制数格雷码二进制码格雷码与二进制码的关系对照表 十进制数R3R2R1R0B3B2B1B0格雷码二进制码100011111501000111711第66页/共79页100111101401010110610111301110101510101100110112011001004111010110010001131111101010001100102110110019000100011110010008000000000R3R2

43、R1R0B3B2B1B0十进制数格雷码二进制码格雷码与二进制码的关系对照表 十进制数R3R2R1R0B3B2B1B0格雷码二进制码100011111501000111711R3=B3R2=m4+m5+m11R1=m2+m3+m4+m5+m10+m11+m12+m13R0=m1+m2+m5+m6+m9+m10+m13+m14第67页/共79页R3=B3输出端的逻辑表达式：R2=m4+m5+m11=m4m5m11R1=m2+m3+m4+m5+m10+m11+m12+m13 =m2m3m4m5m10m11m12m13 R0=m1+m2+m5+m6+m9+m10+m13+m14 =m1m2m5m6m9

44、m10m13m14 第68页/共79页作业分析：4.11题 图P4.11为4线-2线优先编码器逻辑符号,其功能见图4.3(a)的真值表.试用两个4线-2线优先编码器、两个2选1数据选择器、一个非门、一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器.123412X0X1X2X3A1A2EOHPRI/BCD111101111011001111010101100111000111100110101001001011001001000010000000A0A1X4X3X2X10000000000000001EO第69页/共79页解：题意主要是以一些规定的元器件,实现4-2线优先编码器到8-

45、3线优先编码器的扩展功能.编码器的原理及功能是什么？特定的信息 特定的代码(互斥信息或归类信息等)(二进制数编码或地址)对于按二进制数顺序编码的编码器,输入信息扩展1倍,其编码的规律,是在原来编码中增加一个最高位,只要在原编码的基础上新增最高位取1,则扩展的信息被全部编码.也就是说,只要给出编码器先后选择的信号,即可实现扩展.第70页/共79页结合本题,作为高位编码的编码器一旦有编码信号时,其选择信号必须使新增最高位为1,而且编码的其它位由该编码器给出.123412X0X1X2X3EOHPRI/BCDMUX01A123412X4X5X6X7EOHPRI/BCDMUX01A1Y2Y1Y0EO第7

46、1页/共79页4.17试完善图4.47所示的电路设计,使电路输出为带符号的二进制原码.第72页/共79页2.分两种情况讨论：设 A=0101,B=0001 求补码相加演算过程如下：运算结果为4和实际相同。设 A=0001,B=0101 求补码相加演算过程如下：运算结果为-4的补码,最 高位的1为符号位。(1)A-B0 A原-B原=A原+B补-2n=A原+B反+1-2n0101 (A原)1110 (B反)1 (加1）0100+1借位00100(进位反相)(2)A-B00001 (A原)1010 (B反)1 (加1）1100+0借位1100(进位反相)1第73页/共79页3.由借位(符号位)决定求

47、补的逻辑图B3B2B1B0A3A2A1A0S3S2S1S0CI4位加法器=1=1=1=1D3D2D1D0D3 D2D1D00V借位信号第74页/共79页 解：加/减法器最后需要显示的数据分别是：符号位；进位位；全加后的原码.1)符号位的确定.设加/减法器的符号位为F.当加/减法器进行加法运算,以及被减数大于减数的减法运算时,有:F=0,即F=SV0111000100101000Z5FVS设第一个全加器进位的反相为借位信号V.2)进位位的确定.设加/减法器的进位位为Z5.当加/减法器进行加法运算时,才会产生进位,因此,有:Z5=SV第75页/共79页123412341234ABCICO1Z51FZ1Z2Z3Z4010101ENG1MUX101111SQ1Q2Q3Q4123412341234ABCICOP1P2P3P4=1=1=1=1F=SVZ5=SV=SCO1第76页/共79页第77页/共79页第78页/共79页感谢您的观看！第79页/共79页