《第6章存储系统(1)资料.ppt》由会员分享，可在线阅读，更多相关《第6章存储系统(1)资料.ppt（41页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、存存 储储 系系 统统第第 6 章章6.1 6.1 存储系统层次结构存储系统层次结构存储系统层次结构存储系统层次结构6.2 6.2 主存储器主存储器主存储器主存储器 6.2.1 6.2.1 主存储器概述主存储器概述主存储器概述主存储器概述 6.2.2 6.2.2 主存储器的组成与控制主存储器的组成与控制主存储器的组成与控制主存储器的组成与控制6.3 6.3 高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器 6.3.1 Cache6.3.1 Cache概述概述概述概述 6.3.2 Cache6.3.2 Cache的工作原理的工作原理的工作原理的工作原理 6.3.3 Cache6.3.3
2、Cache的组织方式的组织方式的组织方式的组织方式 6.3.4 6.3.4 替换算法和更新策略替换算法和更新策略替换算法和更新策略替换算法和更新策略6.4 6.4 虚拟存储器虚拟存储器虚拟存储器虚拟存储器 6.4.1 6.4.1 虚拟存储器概述虚拟存储器概述虚拟存储器概述虚拟存储器概述 6.4.2 6.4.2 段式虚拟存储器段式虚拟存储器段式虚拟存储器段式虚拟存储器 6.4.3 6.4.3 页式虚拟存储器页式虚拟存储器页式虚拟存储器页式虚拟存储器 6.4.4 6.4.4 段页式虚拟存储器段页式虚拟存储器段页式虚拟存储器段页式虚拟存储器 6.4.5 6.4.5 快表与慢表快表与慢表快表与慢表快表
3、与慢表u了解存储器的分类了解存储器的分类;u掌握主存储器的掌握主存储器的3种扩展方法种扩展方法;u掌握掌握Cache的的3种组织方式及算法种组织方式及算法;u掌握虚拟存储器的算法掌握虚拟存储器的算法;u了解快表与慢表了解快表与慢表地址变换原理地址变换原理.教教教教 学学学学 要要要要 求求求求 第第 6.1节节6.1 6.1 存储器概述存储器概述存储器概述存储器概述 一、存储器分类一、存储器分类存储器存储器 主存储器主存储器 随机存储器随机存储器(RAM)(RAM)只读存储器只读存储器(ROM)(ROM)双极型半导体存储器双极型半导体存储器 MOSMOS存储器（静态、动态）存储器（静态、动态）
4、可可擦擦除除可可编编程程只只读读存存储储器器EPROMEPROM，EEPROMEEPROM掩膜型只读存储器掩膜型只读存储器MROMMROM辅助存储器辅助存储器 磁盘磁盘(软盘、硬盘、盘组软盘、硬盘、盘组)存储器存储器磁带存储器磁带存储器 光盘存储器光盘存储器 缓冲存储器缓冲存储器 按存储器在计算机系统中的作用分类：按存储器在计算机系统中的作用分类：按存储器在计算机系统中的作用分类：按存储器在计算机系统中的作用分类：（1 1 1 1）高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器：cachecachecachecache是解决存取速度的重要方法是解决存取速度的重要方法是解决存取速度的重
5、要方法是解决存取速度的重要方法;在在在在CPUCPUCPUCPU和主存中间设置高速缓冲存储器，和主存中间设置高速缓冲存储器，和主存中间设置高速缓冲存储器，和主存中间设置高速缓冲存储器，构成高速缓存（构成高速缓存（构成高速缓存（构成高速缓存（cachecachecachecache）-主存层次，主存层次，主存层次，主存层次，要求要求要求要求cachecachecachecache在速度上能跟得上在速度上能跟得上在速度上能跟得上在速度上能跟得上CPUCPUCPUCPU的要求。的要求。的要求。的要求。（2 2 2 2）内存储器内存储器内存储器内存储器：主存或内存主存或内存主存或内存主存或内存 它具有
6、与它具有与它具有与它具有与CPUCPUCPUCPU相匹配的存取速度，相匹配的存取速度，相匹配的存取速度，相匹配的存取速度，CPUCPUCPUCPU与主存可以直接交换数据。与主存可以直接交换数据。与主存可以直接交换数据。与主存可以直接交换数据。（3 3 3 3）外存储器外存储器外存储器外存储器：辅存或外存。位于主机之外，：辅存或外存。位于主机之外，：辅存或外存。位于主机之外，：辅存或外存。位于主机之外，具有较大容量，存取速度相对较慢。具有较大容量，存取速度相对较慢。具有较大容量，存取速度相对较慢。具有较大容量，存取速度相对较慢。按存取方式分类：按存取方式分类：按存取方式分类：按存取方式分类：（1
7、 1 1 1）随机存取存储器随机存取存储器随机存取存储器随机存取存储器RAM:RAM:RAM:RAM:可随机读可随机读可随机读可随机读/写存储器中的任何存储写存储器中的任何存储写存储器中的任何存储写存储器中的任何存储单元的内容，且读写时间与存储单元的物理位置无关。单元的内容，且读写时间与存储单元的物理位置无关。单元的内容，且读写时间与存储单元的物理位置无关。单元的内容，且读写时间与存储单元的物理位置无关。（2 2 2 2）只读存储器只读存储器只读存储器只读存储器ROMROMROMROM:ROMROM在制作时将信息写入，其后所存在制作时将信息写入，其后所存在制作时将信息写入，其后所存在制作时将信
8、息写入，其后所存储的内容只能读出而不能写入。储的内容只能读出而不能写入。储的内容只能读出而不能写入。储的内容只能读出而不能写入。（3 3 3 3）顺序存取存储器顺序存取存储器顺序存取存储器顺序存取存储器SAM:SAM:SAM:SAM:SAMSAM所存储的字或记录块按顺序存所存储的字或记录块按顺序存所存储的字或记录块按顺序存所存储的字或记录块按顺序存放和读出。信息记录格式以记录块（或数据块）为单位，加放和读出。信息记录格式以记录块（或数据块）为单位，加放和读出。信息记录格式以记录块（或数据块）为单位，加放和读出。信息记录格式以记录块（或数据块）为单位，加上间隔和标志区顺序排列若干记录块组成记录文
9、件。上间隔和标志区顺序排列若干记录块组成记录文件。上间隔和标志区顺序排列若干记录块组成记录文件。上间隔和标志区顺序排列若干记录块组成记录文件。（4 4 4 4）直接存取存储器直接存取存储器直接存取存储器直接存取存储器DAM:DAM:DAM:DAM:DAMDAM是在存取信息时先指向存储器是在存取信息时先指向存储器是在存取信息时先指向存储器是在存取信息时先指向存储器中的一个小的区域（如磁盘上的一个磁道），然后再在这一中的一个小的区域（如磁盘上的一个磁道），然后再在这一中的一个小的区域（如磁盘上的一个磁道），然后再在这一中的一个小的区域（如磁盘上的一个磁道），然后再在这一小区内进行顺序检索。它是顺序
10、存取和随机存取的结合。小区内进行顺序检索。它是顺序存取和随机存取的结合。小区内进行顺序检索。它是顺序存取和随机存取的结合。小区内进行顺序检索。它是顺序存取和随机存取的结合。按存储介质分类：按存储介质分类：按存储介质分类：按存储介质分类：（1 1）磁介质存储器磁介质存储器磁介质存储器磁介质存储器:用磁性材料制造的存储器。用磁性材料制造的存储器。用磁性材料制造的存储器。用磁性材料制造的存储器。如磁盘、磁带等。如磁盘、磁带等。如磁盘、磁带等。如磁盘、磁带等。优点：存储容量大、成本低、存储信息不易丢失优点：存储容量大、成本低、存储信息不易丢失优点：存储容量大、成本低、存储信息不易丢失优点：存储容量大、
11、成本低、存储信息不易丢失 缺点：体积大、存取速度慢。缺点：体积大、存取速度慢。缺点：体积大、存取速度慢。缺点：体积大、存取速度慢。（2 2 2 2）半导体存储器半导体存储器半导体存储器半导体存储器:用半导体器件组成的存储器。用半导体器件组成的存储器。用半导体器件组成的存储器。用半导体器件组成的存储器。优点：集成度高、体积小、容量大、存取速度快。优点：集成度高、体积小、容量大、存取速度快。优点：集成度高、体积小、容量大、存取速度快。优点：集成度高、体积小、容量大、存取速度快。（3 3）光存储器光存储器光存储器光存储器:由激光束在光盘的表面形成不同的刻痕而保存信息，由激光束在光盘的表面形成不同的刻
12、痕而保存信息，由激光束在光盘的表面形成不同的刻痕而保存信息，由激光束在光盘的表面形成不同的刻痕而保存信息，读出时用激光束照射盘面，依靠盘面反射光强度的不同来读读出时用激光束照射盘面，依靠盘面反射光强度的不同来读读出时用激光束照射盘面，依靠盘面反射光强度的不同来读读出时用激光束照射盘面，依靠盘面反射光强度的不同来读取信息。取信息。取信息。取信息。6.1 6.1 存储器概述存储器概述存储器概述存储器概述 按信息的可保存性分类：按信息的可保存性分类：按信息的可保存性分类：按信息的可保存性分类：（1 1 1 1）易失性存储器易失性存储器易失性存储器易失性存储器:断电后所存信息消失。断电后所存信息消失。
13、断电后所存信息消失。断电后所存信息消失。半导体随机存储器半导体随机存储器半导体随机存储器半导体随机存储器RAMRAMRAMRAM是易失性存储器。是易失性存储器。是易失性存储器。是易失性存储器。（2 2 2 2）非易失性存储器非易失性存储器非易失性存储器非易失性存储器 :断电后仍然可以保存原来存储的信息而不丢失。断电后仍然可以保存原来存储的信息而不丢失。断电后仍然可以保存原来存储的信息而不丢失。断电后仍然可以保存原来存储的信息而不丢失。而磁带和磁盘等磁表面存储器，属非易失性存储器。而磁带和磁盘等磁表面存储器，属非易失性存储器。而磁带和磁盘等磁表面存储器，属非易失性存储器。而磁带和磁盘等磁表面存储
14、器，属非易失性存储器。6.1 6.1 存储器概述存储器概述存储器概述存储器概述 二、存储器的基本组成二、存储器的基本组成二、存储器的基本组成二、存储器的基本组成1.1.内存储器的存储单元内存储器的存储单元内存储器的存储单元内存储器的存储单元 vv 位位位位 :二进制数的最基本单位，二进制数的最基本单位，二进制数的最基本单位，二进制数的最基本单位，也是存储器存储信息的最小单位。也是存储器存储信息的最小单位。也是存储器存储信息的最小单位。也是存储器存储信息的最小单位。vv 存储字存储字存储字存储字:一个二进制数由若干位组成，当这个二进制数作为一个二进制数由若干位组成，当这个二进制数作为一个二进制数
15、由若干位组成，当这个二进制数作为一个二进制数由若干位组成，当这个二进制数作为一个整体存入或取出时这个二进制数称为存储字。一个整体存入或取出时这个二进制数称为存储字。一个整体存入或取出时这个二进制数称为存储字。一个整体存入或取出时这个二进制数称为存储字。vv 存储单元或内存单元存储单元或内存单元存储单元或内存单元存储单元或内存单元:存放存储字的内存空间存放存储字的内存空间存放存储字的内存空间存放存储字的内存空间vv 存储体存储体存储体存储体:大量存储单元的集合构成大量存储单元的集合构成大量存储单元的集合构成大量存储单元的集合构成vv 在大多数计算机系统中，内存是以在大多数计算机系统中，内存是以在
16、大多数计算机系统中，内存是以在大多数计算机系统中，内存是以字节为单位字节为单位字节为单位字节为单位编址的。编址的。编址的。编址的。6.1 6.1 存储器概述存储器概述存储器概述存储器概述 A0A1AN-1CSD0DM-1RDWR2NM位存储器芯片的逻辑框图存储器芯片的逻辑框图存储器的逻辑表示存储器的逻辑表示 地地址址译译码码器器的的作作用用就就是是用用来来接接受受CPUCPU送送来来的的地地址址信信号号并并对对它它进进行行译译码码，选选择择与与此此地地址址码码相相对对应应的的存存储储单单元元，以以便便对对该该单单元元进进行读写操作。行读写操作。存储器地址译码有两种方式，通常称为单译码与双译码。
17、存储器地址译码有两种方式，通常称为单译码与双译码。(1)(1)单译码单译码 单译码方式又称字结构，适用于小容量存储器。单译码方式又称字结构，适用于小容量存储器。(2)(2)双译码双译码 在在双双译译码码结结构构中中，将将地地址址译译码码器器分分成成两两部部分分，即即行行译译码码器器(又又叫叫X X译译码码器器)和和列列译译码码器器(又又叫叫Y Y译译码码器器)。X X译译码码器器输输出出行行地地址址选选择择信信号号，Y Y译译码码器器输输出出列列地地址址选选择择信信号号。行行列列选选择择线线交交叉叉处处即即为所选中的内存单元，这种方式的特点是译码输出线较少。为所选中的内存单元，这种方式的特点是
18、译码输出线较少。译码电路译码电路译码电路译码电路 常用的译码电路常用的译码电路常用的译码电路常用的译码电路6.1 6.1 存储器概述存储器概述存储器概述存储器概述 译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码单译码结构单译码结构双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构6.1 6.1 存储器概述存储器概述存储器概述存储器概述 74LS138引脚引脚74LS13874LS138经常用来作为存储器的译码电路。经常用来作为存储器
19、的译码电路。6.1 6.1 存储器概述存储器概述存储器概述存储器概述 74LS138的真值表的真值表G2A G2B G1C B AY7Y0有效输出有效输出0 0 10 0 01 1 1 1 1 1 1 0Y00 0 10 0 11 1 1 1 1 1 0 1Y10 0 10 1 01 1 1 1 1 0 1 1Y20 0 10 1 11 1 1 1 0 1 1 1Y30 0 11 0 01 1 1 0 1 1 1 1Y40 0 11 0 11 1 0 1 1 1 1 1Y50 0 11 1 01 0 1 1 1 1 1 1Y60 0 11 1 10 1 1 1 1 1 1 1Y7其他值其他值
20、1 1 1 1 1 1 1 1无效无效6.1 6.1 存储器概述存储器概述存储器概述存储器概述 第第 6.2节节1.1.1.1.主存储器的组成与控制主存储器的组成与控制主存储器的组成与控制主存储器的组成与控制 1 1个存储器的芯片的容量是有限的，它在字数或字长方面个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距，所以需要在与实际存储器的要求都有很大差距，所以需要在字向字向和和位向位向进进行扩充才能满足需要。行扩充才能满足需要。基本概念：基本概念：1 1）容量满足要求，需对数据位进行扩展。容量满足要求，需对数据位进行扩展。【例例】用用2K*12K*1位的芯片位的芯片
21、2K*82K*8位的系统位的系统2 2）数据位满足要求，需对地址空间进行扩展。数据位满足要求，需对地址空间进行扩展。【例例】用用2K*82K*8位的芯片位的芯片 8K*88K*8位的系统位的系统3 3）数据位和地址空间均不能满足系统要求，数据位和地址空间均不能满足系统要求，都需进行扩展。都需进行扩展。【例例】用用2K*82K*8位的芯片位的芯片 8K*168K*16位的系统位的系统4 4）扩充芯片总数的计算方法：）扩充芯片总数的计算方法：需要芯片数需要芯片数=位扩充数位扩充数字节扩充数字节扩充数位扩展位扩展字扩展字扩展字位扩展字位扩展1.1.1.1.位扩展位扩展位扩展位扩展6.2 主存储器的组
22、成与控制主存储器的组成与控制位扩展位扩展:l容量满足要求，需对数据位进行扩展。容量满足要求，需对数据位进行扩展。l位扩展指的是用多个存储器器件对字长进行扩充。位扩展指的是用多个存储器器件对字长进行扩充。扩展方法扩展方法:位扩展的连接方式是将多片存储器的地址、片选位扩展的连接方式是将多片存储器的地址、片选CSCS、读写控制端读写控制端R RW W相应相应并联并联；数据端数据端分别引出分别引出。【例例1】用用64K*164K*1位的芯片组成位的芯片组成64K*864K*8位的系统位的系统 字扩展字扩展:l数据位满足要求，需对地址空间进行扩展。数据位满足要求，需对地址空间进行扩展。l字扩展指的是增加
23、存储器中字的数量。字扩展指的是增加存储器中字的数量。扩展方法扩展方法:将各芯片的地址线、数据线、读写控制线相应并联；将各芯片的地址线、数据线、读写控制线相应并联；由片选信号来区分各芯片的地址范围。由片选信号来区分各芯片的地址范围。动态存储器一般不设置动态存储器一般不设置CSCS端，但可用端，但可用RASRAS端来扩展字端来扩展字数。只有当数。只有当RASRAS由由“1 1”变变“0 0”时，才会激发出行时钟，时，才会激发出行时钟，存储器才会工作。存储器才会工作。2.2.2.2.字扩展字扩展字扩展字扩展6.2 主存储器的组成与控制主存储器的组成与控制所需芯片数量所需芯片数量 =64K*8=64K
24、*8位位16K*816K*8位位=4*1=4=4*1=4片片【例例2 2】16K*816K*8位静态芯片组成位静态芯片组成64K*864K*8位存储器位存储器2:4最低地址最低地址最高地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最低地址最高地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最低地址最高地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最低地址最高地址最高地址00003FFF00,00
25、00,0000,000011,1111,1111,111100001说明说明总地址总地址片内片内A13 A12.A1 A0选片选片A15 A14地址地址片号片号地址空间分配表地址空间分配表6.2 主存储器的组成与控制主存储器的组成与控制3.3.3.3.字位扩展字位扩展字位扩展字位扩展字位扩展字位扩展:数据位和地址空间均不能满足系统要求，都需进行数据位和地址空间均不能满足系统要求，都需进行扩展。扩展。扩展方法扩展方法:先位扩展，再字扩展；先位扩展，再字扩展；位扩展先确定位扩展先确定每组芯片的数量每组芯片的数量，该组芯片具有整个，该组芯片具有整个 M要求的位数；要求的位数；字扩展确定所需芯片的字扩
26、展确定所需芯片的组数组数；位扩展和字扩展时应遵循各自的连接规则位扩展和字扩展时应遵循各自的连接规则6.2 主存储器的组成与控制主存储器的组成与控制所需芯片数量所需芯片数量 =4K*8=4K*8位位1K*41K*4位位=4*2=8=4*2=8片片【例例3 3】利用利用21142114芯片（芯片（1K*41K*4位）组成位）组成4K*84K*8位存储器位存储器字字扩展扩展位扩展位扩展地址范围的确定地址范围的确定组数组数A11A10A9A8A7A6A5A4A3A2A1A0100010.1010.1010.1010.1010.1201010.1010.1010.1010.1010.1310010.10
27、10.1010.1010.1010.1411010.1010.1010.1010.1010.1地址范围地址范围000H-3FFH400H-7FFH800H-BFFHC00H-FFFH6.2 主存储器的组成与控制主存储器的组成与控制主要有以下三部分连接：主要有以下三部分连接：1 1）地址线的连接）地址线的连接 2 2）数据线的连接）数据线的连接 3 3）控制线的连接）控制线的连接在连接中要考虑的问题有以下几个方面：在连接中要考虑的问题有以下几个方面：1 1）CPUCPU总线的负载：总线的负载：CPUCPU自已能带一个自已能带一个TTLTTL负载，大系统要加上缓冲器。负载，大系统要加上缓冲器。2
28、2）CPUCPU的时序和存储器的存取速度之间的配合问题是否需要的时序和存储器的存取速度之间的配合问题是否需要T TW W3 3）存储器的地址分配和选片问题：内存分为存储器的地址分配和选片问题：内存分为RAMRAM、ROMROM，RAMRAM又又 分为数据区、程序区，各个部分如何区分分为数据区、程序区，各个部分如何区分4 4）控制信号的连接：）控制信号的连接：RDRD，WRWR，IO/MIO/M如何配合控制芯片如何配合控制芯片内存和内存和内存和内存和CPUCPUCPUCPU之间的连接之间的连接之间的连接之间的连接 6.2 主存储器的组成与控制主存储器的组成与控制 一片存储芯片的容量有限，因此存储
29、器往往由许多存储芯一片存储芯片的容量有限，因此存储器往往由许多存储芯片组成，各存储芯片是否被选中，被选中的芯片的某个单元片组成，各存储芯片是否被选中，被选中的芯片的某个单元是否被选中，由是否被选中，由“片选片选”和和“字选字选”信号决定。信号决定。片选：片选：CPUCPU访问内存时，选中的构成一个字节所访问内存时，选中的构成一个字节所 必须访问的存储芯片的信号。必须访问的存储芯片的信号。字选：字选：对被选中的存储芯片，选中其中的某个存对被选中的存储芯片，选中其中的某个存 储单元，以便进行数据的存取。储单元，以便进行数据的存取。因此，对地址的译码分为：因此，对地址的译码分为：l高位地址参加高位地
30、址参加片选片选（片外寻址）（片外寻址）l低位地址参加低位地址参加字选字选（片内寻址）（片内寻址）6.2 主存储器的组成与控制主存储器的组成与控制内存和内存和内存和内存和CPUCPU之间的连接之间的连接之间的连接之间的连接片选信号的产生片选信号的产生片选信号的产生片选信号的产生 产生片选信号有两种方法：产生片选信号有两种方法：线选法线选法 和和 译码法译码法。译码法译码法分为分为全局地址译码法全局地址译码法和和局部地址译码法局部地址译码法n 用高位地址线用高位地址线直接直接作为存储芯片的片选信号，每一根地址作为存储芯片的片选信号，每一根地址线的两种状态选通二组芯片。线的两种状态选通二组芯片。n它
31、通常用于所用存储芯片数量不多，而它通常用于所用存储芯片数量不多，而CPU寻址空间远远寻址空间远远大于存储器实际容量的情况。大于存储器实际容量的情况。n线选法，使存储器的地址存在间断现象和地址重叠现象。线选法，使存储器的地址存在间断现象和地址重叠现象。6.2 主存储器的组成与控制主存储器的组成与控制线选法线选法线选法线选法【例例】用用2114芯片芯片(1K*4位位)组成组成4K*8位的位的RAM系统系统（1 1）计算出所需的芯片数）计算出所需的芯片数（2 2）构成数据总线所需的位数和系统所需的容量）构成数据总线所需的位数和系统所需的容量（3 3）控制线，数据线，地址线的连接：）控制线，数据线，地
32、址线的连接：线选方式线选方式局部译码选择方式局部译码选择方式全局译码选择方式全局译码选择方式（1 1）所需芯片数量）所需芯片数量6.2 主存储器的组成与控制主存储器的组成与控制4K*8位位1K*4位位4*2=8片片字扩展字扩展字扩展字扩展位扩展位扩展位扩展位扩展A A15 15 A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0CPUD D7 7D D0 0WEWE A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D3 D3D0D0 A9A9A0A0CSCS 2114
33、 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D3 D3D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D3 D3D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D3 D3D0D01、线选方式、线选方式线选方式地址分布线选方式地址分布A15 A14 A13 A12 A11 A10 A9A0地址分布地址分布0 0 1 1 1 0 0 0 1 1第一组：第一组：
34、3800H3BFFH0 0 1 1 0 1 0 0 1 1第二组：第二组：3400H07FFH0 0 1 0 1 1 0 0 1 1第三组：第三组：2C00H2FFFH0 0 0 1 1 1 0 0 1 1第四组：第四组：1C00H1FFFH线选法特点：线选法特点：1 1）线路简单，节省译码器；）线路简单，节省译码器；2 2）易产生地址冲突和地址重叠；）易产生地址冲突和地址重叠；3 3）适合只有）适合只有2 2组芯片的系统；组芯片的系统；6.2 主存储器的组成与控制主存储器的组成与控制u用全部的高位地址线（空闲的地址线）通过译码器编码产用全部的高位地址线（空闲的地址线）通过译码器编码产生片选信
35、号。生片选信号。u全地址译码时，存储器的地址是连续且惟一的，即无地址全地址译码时，存储器的地址是连续且惟一的，即无地址间断现象和地址重叠现象。间断现象和地址重叠现象。u高位地址线（空闲地址线）中的一部分用来参加译码，产生高位地址线（空闲地址线）中的一部分用来参加译码，产生片选信号。片选信号。u该方法常用于不需全部地址空间的寻址能力，但采用线选法该方法常用于不需全部地址空间的寻址能力，但采用线选法地址线又不够的情况。地址线又不够的情况。u该方法也会使存储器的地址存在间断现象和地址重叠现象。该方法也会使存储器的地址存在间断现象和地址重叠现象。局部地址译码法局部地址译码法局部地址译码法局部地址译码法
36、全局地址译码法全局地址译码法全局地址译码法全局地址译码法译码法译码法分为分为局部地址译码法局部地址译码法和和全局地址译码法全局地址译码法A A1515：A A1212A A1111A A1010A A9 9A A0 0CPUD D7 7D D0 0WEWE A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2
37、114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D02、局部译码、局部译码2:42:4译译译译码码码码器器器器局部译码地址分布局部译码地址分布A15 A14 A13 A12 A11 A10 A9A0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 局部译码特点：局部译码特点：易产生地址重叠易产生地址重叠 【例例】无论无论A15A14A13
38、A12 为何值，均可选中为何值，均可选中M中的一个单元中的一个单元 .M0000H1000H2000HF000H6.2 主存储器的组成与控制主存储器的组成与控制 A A15 15 A A1010A A9 9A A0 0CPUD D7 7D D0 0WEWE A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2
39、114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D0 A9A9A0A0CSCS 2114 2114WE WE D7 D7D0D03、全局译码、全局译码6:646:64译译译译码码码码器器器器全局译码全局译码地址分布地址分布A15 A14 A13 A12 A11 A10 A9A0地址分布地址分布0 0 0 0 0 0 0 0 1 1第一组：第一组：0000H03FFH0 0 0 0 0 1 0 0 1 1第二组：第二组：0400H07FFH0 0 0 0 1 0
40、 0 0 1 1第三组：第三组：0800H0BFFH0 0 0 0 1 1 0 0 1 1第四组：第四组：0C00H0FFFH全局译码特点：全局译码特点：1 1）每个单元的地址是唯一的）每个单元的地址是唯一的；2 2）各芯片组之间不存在地址重叠和地址冲突问题；）各芯片组之间不存在地址重叠和地址冲突问题；6.2 主存储器的组成与控制主存储器的组成与控制第第 6.3节节CacheCacheCacheCache高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器 6.5.1 6.5.1 高速缓存工作原理高速缓存工作原理高速缓存工作原理高速缓存工作原理 程序访问的局部性程序访问的局部性程序访问的局
41、部性程序访问的局部性时间局部性时间局部性:在一小段时间内，最近被访问过的程序和数在一小段时间内，最近被访问过的程序和数据很可能再次被访问；据很可能再次被访问；空间局部性空间局部性:这些最近被访问过的程序和数据，往往集中这些最近被访问过的程序和数据，往往集中在一小片存储区域中；在一小片存储区域中；指令执行顺序方面：指令执行顺序方面：指令顺序执行比转移执行的可能性要指令顺序执行比转移执行的可能性要大（大约为大（大约为5:1），因此，合理地把数据和程序放在不同的），因此，合理地把数据和程序放在不同的存储介质中。存储介质中。6.36.3CacheCacheCacheCache高速缓冲存储器高速缓冲存储
42、器高速缓冲存储器高速缓冲存储器 1.1.1.1.高速缓存工作原理高速缓存工作原理高速缓存工作原理高速缓存工作原理 高速缓冲技术高速缓冲技术高速缓冲技术高速缓冲技术利用程序的局部性原理，把程序中正利用程序的局部性原理，把程序中正利用程序的局部性原理，把程序中正利用程序的局部性原理，把程序中正在使用的部分（活跃块）存放在一个高速的容量较小的在使用的部分（活跃块）存放在一个高速的容量较小的在使用的部分（活跃块）存放在一个高速的容量较小的在使用的部分（活跃块）存放在一个高速的容量较小的CacheCacheCacheCache中，使中，使中，使中，使CPUCPUCPUCPU的访存操作大多数针对的访存操作
43、大多数针对的访存操作大多数针对的访存操作大多数针对CacheCacheCacheCache进行，从而进行，从而进行，从而进行，从而使程序的执行速度大大提高。使程序的执行速度大大提高。使程序的执行速度大大提高。使程序的执行速度大大提高。CacheCacheCacheCache介于介于介于介于CPUCPUCPUCPU和内存之间，将和内存之间，将和内存之间，将和内存之间，将CacheCacheCacheCache和内存有机的结合和内存有机的结合和内存有机的结合和内存有机的结合起来，借助于辅助硬件组成起来，借助于辅助硬件组成起来，借助于辅助硬件组成起来，借助于辅助硬件组成CacheCacheCache
44、Cache内存层次。内存层次。内存层次。内存层次。CacheCacheCacheCache的的的的存取速度接近于存取速度接近于存取速度接近于存取速度接近于CPUCPUCPUCPU的工作速度，但是容量较小。的工作速度，但是容量较小。的工作速度，但是容量较小。的工作速度，但是容量较小。6.36.3 先进先出（先进先出（FIFO）算法）算法:总是把一组中最先调入总是把一组中最先调入cache存储器的字块替换出去，它不需存储器的字块替换出去，它不需要随时记录个字块的使用情况，要随时记录个字块的使用情况，实现容易实现容易,开销小开销小;可能会把一些经常使用的程序块替换掉。可能会把一些经常使用的程序块替换
45、掉。近期最少使用（近期最少使用（LRU）算法）算法:把一组中近期最少使用的字块替换出去。需要纪录把一组中近期最少使用的字块替换出去。需要纪录cache中中每个字块的情况，来确定哪个字块是近期最少使用的。每个字块的情况，来确定哪个字块是近期最少使用的。命中率要比命中率要比FIFO算法高，但实现比较复杂，系统开销大。算法高，但实现比较复杂，系统开销大。随机替换随机替换:从特定的行位置中随机地选取一行换出即可。从特定的行位置中随机地选取一行换出即可。这种策略硬件实现最容易，而且速度也比前两种策略快。这种策略硬件实现最容易，而且速度也比前两种策略快。是随意换出的数据很可能马上又要用，从而增加了映射次数
46、，降是随意换出的数据很可能马上又要用，从而增加了映射次数，降低了命中率和低了命中率和cache 的工作效率。的工作效率。2.2.替换策略替换策略替换策略替换策略6.3 Cache6.3 Cache6.3 Cache6.3 Cache高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器 vv 当当当当CPUCPUCPUCPU发出读请求时，如果发出读请求时，如果发出读请求时，如果发出读请求时，如果CacheCacheCacheCache命中，就直接对命中，就直接对命中，就直接对命中，就直接对CacheCacheCacheCache进行读操作，与内存无关；进行读操作，与内存无关；进行读操作，与内
47、存无关；进行读操作，与内存无关；vv 如果如果如果如果CacheCacheCacheCache不命中，则仍需访问内存，并把该块信不命中，则仍需访问内存，并把该块信不命中，则仍需访问内存，并把该块信不命中，则仍需访问内存，并把该块信息一次从内存调入息一次从内存调入息一次从内存调入息一次从内存调入CacheCacheCacheCache内。内。内。内。vv 若此时若此时若此时若此时CacheCacheCacheCache已满，则须根据替换算法，用这个块已满，则须根据替换算法，用这个块已满，则须根据替换算法，用这个块已满，则须根据替换算法，用这个块替换掉替换掉替换掉替换掉CacheCacheCach
48、eCache中原来的某块信息。中原来的某块信息。中原来的某块信息。中原来的某块信息。3.Cache3.Cache3.Cache3.Cache读读读读/写写写写1 1 1 1）CacheCacheCacheCache的读操作的读操作的读操作的读操作6.3 Cache6.3 Cache6.3 Cache6.3 Cache高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器 3 3 Cache Cache Cache Cache读读读读/写写写写 CacheCache中中中中的的的的内内内内容容容容只只只只是是是是主主主主存存存存中中中中部部部部分分分分内内内内容容容容的的的的一一一一个个个个副
49、副副副本本本本，因因因因此此此此CacheCache中中中中的的的的内内内内容容容容应应应应该该该该与与与与主主主主存存存存中中中中数数数数据据据据保保保保持持持持一一一一致致致致。但但但但是是是是对对对对CacheCache的的的的写写写写入入入入将将将将更更更更改改改改其其其其中中中中的的的的内内内内容容容容，就就就就会会会会遇遇遇遇到到到到如如如如何何何何保保保保持持持持CacheCache与与与与主主主主存存存存中中中中的内容一致的问题，处理的方法主要有以下三种：的内容一致的问题，处理的方法主要有以下三种：的内容一致的问题，处理的方法主要有以下三种：的内容一致的问题，处理的方法主要有以下三种：vv写回法写回法写回法写回法 vv全写法全写法全写法全写法 vv写一次法写一次法写一次法写一次法 2 2 2 2）CacheCacheCacheCache的写操作的写操作的写操作的写操作6.3 Cache6.3 Cache6.3 Cache6.3 Cache高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器