《组成原理课后习题答案.ppt》由会员分享，可在线阅读，更多相关《组成原理课后习题答案.ppt（34页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、课后作业答案课后作业答案第二章v1.写出下列各数的原码、反码、补码表示写出下列各数的原码、反码、补码表示（用（用8位二进制数）。其中位二进制数）。其中MSB是最高位是最高位（又是符号位）（又是符号位）LSB是最低位。是最低位。v(1)-35原=10100011;-35反=11011100v-35补=11011101v(2)127原=127反=127补=01111111；v(3)-127原=11111111；v-127反=10000000；v-127补=10000001；v4将下列十进制数表示成将下列十进制数表示成IEEE754标准的标准的32位位浮点规格化数。（浮点规格化数。（2）-27/64
2、解：解：27/64=0.011011=1.1011*2-2vE=127-2=125=01111101则规格化表示为：则规格化表示为：v1 01111101 10110000000000000000000=BEC80000Hv5.已知X和Y,用变形补码计算X+Y,同时指出运算结果是否溢出。v（1）x=11011 y=00011v解：先写出解：先写出x和和y的变形补码再计算它们的的变形补码再计算它们的和和x补补=0011011 y补补=0000011vx+y补补=x补补+y补补=0011011v +0000011v 0011110 x+y=11110 无溢出。无溢出。v（2）x=11011 y=-
3、10101v解：先写出解：先写出x和和y的变形补码再计算它们的和的变形补码再计算它们的和x补补=0011011 y补补=1101011vx+y补补=x补补+y补补=0011011v +1101011v 10000110 x+y=00110 无溢出。无溢出。v6.已知X和Y,用变形补码计算X-Y,同时指出运算结果是否溢出。v（1）X=11011Y=-11111v解：先写出x和y的变形补码，再计算它们的差x补=0011011y补=1100001v-y补=0011111x-y补=x补+-y补=0011011v+0011111v=0111010运算结果双符号不相等01为正溢出v（3）X=11011Y=
4、-10011v解：先写出x和y的变形补码，再计算它们的差x补=0011011y补=1101101v-y补=0010011x-y补=x补+-y补=0011011v+0010011v=0101110运算结果双符号不相等01为正溢出v7.用原码阵列乘法器、补码阵列乘法器分用原码阵列乘法器、补码阵列乘法器分别计算别计算XY。v（2）x=-11111 y=-11011v解：解：a）带求补器的原码阵列乘法：）带求补器的原码阵列乘法：v|x|=11111,|y|=11011x*y=01101000101vb）带求补器的补码阵列vx补=100001,y补=100101v乘积符号位单独运算110v尾数部分算前求
5、补输出X11111，y11011（算后的符号为正，不需要求补）（算后的符号为正，不需要求补），得：x*y=01101000101x*y=01101000101v8用原码阵列除法器计算用原码阵列除法器计算xy。（先乘一个比例因子变成。（先乘一个比例因子变成小数）小数）v（2）X=-01011 ，Y=11001v解：符号位Sf=10=1，去掉符号位后：v|y|补=0011001,-|y|补=1100111,|x|补=01011v9设阶码设阶码3位，尾数位，尾数6位，按浮点运算方法，完成下列取值的位，按浮点运算方法，完成下列取值的x+y,x-y运算。运算。v（1）x=2-011*0.100101 y
6、=2-010 *（-0.011110）v解：设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表解：设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：示分别为：x浮浮=11 101,0.100101 y浮浮=11 110,1.100010v求和：求和：(1)求阶差并对阶求阶差并对阶v E=Ex-Ey=Ex补补-Ey补补=Ex补补+-Ey补补=11 101+00 010=11 111v即即E为为-1，x阶码小，应使阶码小，应使Mx右移右移1位，位，Ex加加1，x浮浮=11 110,0.010010(1)v(2)尾数求和尾数求和：00.010010(
7、1)v +11.100010v 11.110100(1)v(3)规格化规格化v 可见尾数运算结果的符号位与最高位相同，应执行左规格化处理，每左移尾数两次，可见尾数运算结果的符号位与最高位相同，应执行左规格化处理，每左移尾数两次，相应阶码减相应阶码减2，所以结果尾数为，所以结果尾数为1010010，阶码为，阶码为11 100v(4)舍入处理舍入处理,对本题不需要。对本题不需要。v(5)判溢出阶码两符号位为判溢出阶码两符号位为11，不溢出，故最后结果为，不溢出，故最后结果为x浮浮+y浮浮=11 100，1.010010v真值为真值为2-100*(-0.101110)v求差：求差：(2)尾数求差尾数
8、求差 00.010010(1)v +00.011110v 00.110000(1)v x浮浮y浮浮=11 110，0.110001v真值为真值为2-110*0.110001v10.设数的阶码为设数的阶码为3位，尾数位，尾数6位，用浮点运算方法，计算位，用浮点运算方法，计算下列各式下列各式v（1）（）（23 13/16）24（9/16）v解：Ex=0011,Mx=0.110100vEy=0100,My=-0.100100vEz=Ex+Ey=0111v|Mx|*|My|0.1101v*0.1001v01101v00000v00000v01101v00000v001110101v向左规格化：=26*
9、（-0.1110101）v11、某加法器进位链小组信号为、某加法器进位链小组信号为C4 C3 C2 C1，低位来的进位信号为，低位来的进位信号为C0，请分另按下述两种方法写出，请分另按下述两种方法写出C4 C3 C2 C1 逻辑表达式：逻辑表达式：v（1）串行进位方式（）串行进位方式（2）并行进位方式）并行进位方式v解：v(1)串行进位方式vC1=G1+P1C0其中：G1=A1B1P1=A1B1（A1B1也对）vC2=G2+P2C1G2=A2B2P2=A2B2vC3=G3+P3C2G3=A3B3P3=A3B3vC4=G4+P4C3G4=A4B4P4=A4B4v(2)并行进位方式vC1=G1+P
10、1C0vC2=G2+P2G1+P2P1C0vC3=G3+P3G2+P3P2G1+P3P2P1C0vC4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0第三章v1有一个具有有一个具有20位地址和位地址和32位字长的存储器，位字长的存储器，问：问：（1）该存储器能存储多少个字节的信息？该存储器能存储多少个字节的信息？（2）如果存储器由如果存储器由512K8位位SRAM芯片组成，芯片组成，需要多少芯片？需要多少芯片？（3）需要多少位地址作芯片选择？需要多少位地址作芯片选择？解：（1）220=1M，该存储器能存储的信息为：1M32/8=4MB（2）（1000/512）（32/8）
11、=8（片）（3）需要1位地址作为芯片选择。v2已知某已知某64位机主存采用半导体存储器，其地址码为位机主存采用半导体存储器，其地址码为26位，若使用位，若使用4M*8位的位的DRAM芯片组成该机所允许的最大芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；主存空间，并选用内存条结构形式，问；v(1)若每个内存条为若每个内存条为16M*64位，共需几个内存条位，共需几个内存条?v(2)每个内存条内共有多少每个内存条内共有多少DRAM芯片芯片?v(3)主存共需多少主存共需多少DRAM芯片芯片?CPU如何选择各内存条如何选择各内存条?v解：解：(1).共需内存条数为共需内存条数为m：m=2
12、26224=4(个个)(2).每个内存条内有每个内存条内有DRAM芯片数为芯片数为n:n=(16/4)(64/8)=32(片片)(3)主存共需主存共需DRAM芯片为：芯片为：324=128(片片)每个内存条有每个内存条有16片片DRAM芯片，容量为芯片，容量为16M64位，位，需需24根地址线根地址线(A23A0)完成内存条内存储单元寻址。一共完成内存条内存储单元寻址。一共有有4个内存条，采用个内存条，采用2根高位地址线根高位地址线(A25A24)，通过，通过2：4译码器译码产生片选信号对各模块板进行选择。译码器译码产生片选信号对各模块板进行选择。v3用用16K*8位的位的DRAM芯片构成芯片
13、构成64K*32位存储器，要求：位存储器，要求：v(1)画出该存储器的组成逻辑框图。画出该存储器的组成逻辑框图。v(2)设存储器读设存储器读/写周期为写周期为0.5S，CPU在在1S内至少要访问内至少要访问一次。试问采用哪种刷新方式比较合理一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间两次刷新的最大时间间隔是多少间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是对全部存储单元刷新一遍所需的实际刷新时间是多少多少?v解：（1）组成64K32位存储器需存储芯片数为N=（64K/16K）（32位/8位）=16（片）每4片组成16K32位的存储区，有A13-A0作为片内地址，用A15、A1
14、4经2：4译码器产生片选信号，逻辑框图为：v(2)根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，v假定16K*8位的DRAM芯片用128*1024矩阵存储元构成，如果采用集中刷新，有64us的刷新死时间，肯定不行；如果采用分散刷新，则每1us只能访存一次，也不行。v所以采用异步式刷新方式。刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.625us，可取刷新信号周期大约为15.5us,则两次刷新的最大时间间隔为15.5(S)v对全部存储单元刷新一遍所需实际刷新时间为t0.5128=64(S)v(注意假设的刷新时间不能大于0.5S）4有
15、一个1024K*32位的存储器，由128K*8位的DRAM芯片构成。问：(1)总总共需要多少共需要多少DRAM芯片芯片?(2)设计设计此存此存储储体体组组成框成框图图。(3)采用异步刷新方式，如采用异步刷新方式，如单单元刷新元刷新间间隔不超隔不超过过8ms，则则刷新信号周期是多少刷新信号周期是多少?解：(1)(2)(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512=15.5us刷新一次的异步刷新方式。v7某机器中，已知配有一个地址空间为
16、某机器中，已知配有一个地址空间为0000H-3FFFH的的ROM区域。现在再用一个区域。现在再用一个RAM芯片芯片(8K8)形成形成40K16位的位的RAM区区域，起始地址为域，起始地址为6000H,假定假定RAM芯片有芯片有 和和 信号控制端。信号控制端。CPU的地址总线为的地址总线为A15-A0，数据总线为，数据总线为D15-D0，控制信号为，控制信号为 (读读/写写)，(访存访存)，要求：，要求：（1）画出地址译码方案。画出地址译码方案。（2）将将ROM与与RAM同同CPU连接。连接。解：（1）依题意，主存地址空间分布如右图所示，可选用2片27128(16K8位)的EPROM作为ROM区
17、；10片的8K8位RAM片组成40K16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:v8设存储器容量为设存储器容量为64M，字长为，字长为64位，模块数位，模块数m=8，分，分别用顺序和交叉方式进行组织。存储周期别用顺序和交叉方式进行组织。存储周期T100ns，数，数据总线宽度为据总线宽度为64位，总线传送周期位，总线传送周期=50ns。求：顺序存。求：顺序存储器和交叉存储器的带宽各是多少储器和交叉存储器的带宽各是多少?v解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：q=64位*8=512位v顺序存储
18、器和交叉存储器连续读出8个字所需的时间分别是：vt1=mT=8*100ns=8*10-7sv顺序存储器和交叉存储器的带宽分别是：v9CPU执行一段程序时，执行一段程序时，cache完成存取的次数完成存取的次数为为2420次，主存完成存取的次数为次，主存完成存取的次数为80次，已知次，已知cache存储周期为存储周期为40ns，主存存储周期为，主存存储周期为240ns，求，求cache主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。v解：cache的命中率v主存慢于cache的倍率vcache/主存系统效率e为v平均访问时间Ta为v10已知已知cache存储周期存储周期40ns，主存
19、存储周期，主存存储周期200ns，cache主存系统平均访问时间为主存系统平均访问时间为50ns，求，求cache的命的命中率是多少中率是多少?v解：已知cache主存系统平均访问时间ta=50ns，而ta=h*tc+(1-h)*tm；v所以h*tc+tm-h*tm=50ns,v(tc-tm)*h=50-tmvh=(50-tm)/(tc-tm)=(50-200)/(40-200)=150/160=93.75%第四章v4.指令格式结构如下所示，试分析指令格式及寻址指令格式结构如下所示，试分析指令格式及寻址方式特点。方式特点。解：指令格式及寻址方式特点如下：双字长二地址指令,用于访问存储器；操作码
20、OP可指定26=64条指令；RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中；有效地址通过变址求得：E=（变址寄存器）D，变址寄存器可有16个。v6.一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。解：解：直接寻址直接寻址 相对寻址相对寻址 变址寻址变址寻址 基址寻址基址寻址 间接寻址间接寻址 基址间址寻址基址间址寻址第五章v1请在括号内填入适当答案。在请在括号内填入适当答案。在CPU中中:v(1)保存当前
21、正在执行的指令的寄存器是保存当前正在执行的指令的寄存器是 ，(2)保存当前正在执行的指令地址的寄存保存当前正在执行的指令地址的寄存器是器是 ；(3)算术逻辑运算结果通常放在算术逻辑运算结果通常放在 和和 。v答：(1)IR;(2)AR;(3)通用寄存器（R?)和数据缓冲寄存器（DR)还有状态字寄存器（PSW）。v2参见下图（课本参见下图（课本P140图图5.15）的数据通路。画出存数指令）的数据通路。画出存数指令STA R1，(R2)的指令周期流程图，其含义是将寄存器的指令周期流程图，其含义是将寄存器R1的内的内容传送至（容传送至（R2）为地址的主存单元中。标出各微操作信号序列。）为地址的主存
22、单元中。标出各微操作信号序列。解：“STAR1，(R2)”指令是一条存数指令，其指令周期流程图如下图所示：v6假设某机器有假设某机器有80条指令，平均每条指令条指令，平均每条指令由由4条微指令组成，其中有一条取指微指令条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。位，请估算控制存储器容量。v解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80*(4-1)+1=241条微指令，每条微指令32位，所以控存容量大约为241*32/8=964B8某机有某机有8条微指令条微指令I1
23、-I8，每条微指令所包含的微命令控制信号，每条微指令所包含的微命令控制信号如下表所示如下表所示。a-j分别对应分别对应10种不同性质的微命令信号。假设一条微指令的种不同性质的微命令信号。假设一条微指令的控制字段为控制字段为8位，请安排微指令的控制字段格式。位，请安排微指令的控制字段格式。解：为了压缩控制字段的长度，必须设法把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。经分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)均是不可能同时出现的互斥信号，所以可将其通过2:4译码后输出三个微命令信号(00不用)，而其余四个微命令信号用直接表示方式。因此可用以下两种
24、形式安排控制字段格式。另外fhij也是互斥信号可用2：4译码器等等。（方法可列出可能互斥的信号，找两个同时出现频率较多的（ij）和（fh）。v11已知某机采用微程序控制方式，控存容量已知某机采用微程序控制方式，控存容量为为512*48位。微程序可在整个控存中实现转移，位。微程序可在整个控存中实现转移，控制微程序转移的条件共控制微程序转移的条件共4个，微指令采用水平个，微指令采用水平型格式，后继微指令地址采用断定方式。请问；型格式，后继微指令地址采用断定方式。请问；v (1)微指令的三个字段分别应为多少位微指令的三个字段分别应为多少位?v (2)画出对应这种微指令格式的微程序控制器画出对应这种微
25、指令格式的微程序控制器逻辑框图。逻辑框图。答：(1)假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9）=35位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。第七章v7、某磁盘存贮
26、器转速为、某磁盘存贮器转速为3000转转/分，共有分，共有4个记录面，每毫米个记录面，每毫米5道，每道记录信息为道，每道记录信息为12288字节，最小磁道直径为字节，最小磁道直径为230mm，共有，共有275道。问：道。问：（1）磁盘存贮器的容量是多少？磁盘存贮器的容量是多少？（2）最高位密度与最低位密度是多少？最高位密度与最低位密度是多少？（3）磁盘数据传输率是多少？磁盘数据传输率是多少？（4）平均等待时间是多少？平均等待时间是多少？（5）给出一个磁盘地址格式方案。给出一个磁盘地址格式方案。解：（1）每道记录信息容量=12288字节每个记录面信息容量=27512288字节共有4个记录面，所以
27、磁盘存储器总容量为：427512288字节=13516800字节（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）：D1=12288字节/2R1=17字节/mm最低位密度D2按最大磁道半径R2计算：R2=R1+（2755）=115+55=170mmD2=12288字节/2R2=11.5字节/mmv（3）磁盘传输率C=rNr=3000/60=50周/秒N=12288字节（信道信息容量）C=rN=5012288=614400字节/秒（4）平均等待时间=1/2r=1/(250)=10毫秒v（5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有4个记录面，每个记录面有275个磁道。假定每个扇区记录1024个字节，则需要122881024字节=12个扇区。由此可得如下地址格式：v(5)给出一个磁盘地址格式方案。v设每个扇区为512字区，则12288/512=24，所以地址为5位；v因记录面为4，所地址为2位，道数为275，所以地址为9位，因此整个地址格式为16位，即柱面号（9位）盘面号（2位）扇区号（5位）。盘面号柱面号扇区号131240