《现代电子技术基础第十二时序逻辑电路精品文稿.ppt》由会员分享，可在线阅读，更多相关《现代电子技术基础第十二时序逻辑电路精品文稿.ppt（43页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、现代电子技术基础第十二时序逻辑电路第1页，本讲稿共43页1.由触发器和控制激励和输出的组合逻辑电路构成由触发器和控制激励和输出的组合逻辑电路构成。12.1.1时序逻辑电路的基本结构时序逻辑电路的基本结构第第1212章章 时序逻辑电路时序逻辑电路第2页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路时序逻辑时序逻辑电路的分类：电路的分类：12.1.2时序逻辑电路的分类：时序逻辑电路的分类：根据触发控制方式分类根据触发控制方式分类 ：同步时序电路同步时序电路电路中所有触发器由同一时钟触发。电路中所有触发器由同一时钟触发。异步时序电路异步时序电路电路中至少有一个触发器的触发时钟与其电路中至
2、少有一个触发器的触发时钟与其它触发器不同。它触发器不同。根据输出控制方式分类：根据输出控制方式分类：米米利利（mealymealy）型型时时序序电电路路输输出出Z Z受受触触发发器器状状态态Q Q和和外外部部输输入入X X控制。控制。Z=fZ=f（X X，Q Q）莫莫尔尔(moore)(moore)型型时时序序电电路路输输出出Z Z仅仅受受触触发发器器状状态态Q Q控控制制，与与外部输入外部输入X X无关。无关。Z=fZ=f（Q Q）第3页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路12.1.3时序逻辑电路的描述方法：时序逻辑电路的描述方法：时钟方程：时钟方程：CP=CP=k k
3、（CKCK，Q Q）激励方程：激励方程：Y=Y=h h（X X，Q Q）次态方程：次态方程：Q Qn+1n+1=f f（x x、Q Qn n）输出方程：输出方程：Z=Z=g g（X X，Q Q）状态转换表和状态卡诺图：状态转换表和状态卡诺图：输入、现态（函数变量）与次输入、现态（函数变量）与次态、输出（函数值）的关系。态、输出（函数值）的关系。时序波形图：时序波形图：输入与输出数字信号的时序对应关系图。输入与输出数字信号的时序对应关系图。第4页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路状态转换图：状态转换图：状态转换图是以拓扑图形式描述时序电路的转换关系。状态转换图是以拓扑图形
4、式描述时序电路的转换关系。(1)(1)电路的每个状态用一个圈表示，圈中填入状态符电路的每个状态用一个圈表示，圈中填入状态符SiSi或状或状态码值，态码值，(2)(2)圈外用箭头表示状态转换关系，箭头从某现态指向其次态，圈外用箭头表示状态转换关系，箭头从某现态指向其次态，(3)(3)箭头旁标出控制该状态转换的控制条件箭头旁标出控制该状态转换的控制条件X X。(4)(4)输出输出MealyMealy：输出与输入一起标在箭头旁。用斜杠区分。：输出与输入一起标在箭头旁。用斜杠区分。MooreMoore：输出：输出Z Z标在状态圈内，用斜杠区别于状态。标在状态圈内，用斜杠区别于状态。第5页，本讲稿共43
5、页第第1212章章 时序逻辑电路时序逻辑电路第6页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路12.1.412.1.4时序电路的分析方法时序电路的分析方法1.时序电路的分析步骤：时序电路的分析步骤：电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电路逻辑功能逻辑功能1235计算计算4第7页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路例例时钟方程：时钟方程：输出方程：输出方程：同步时序电路的同步时序电路的时钟方程可省去时钟方程可省去不写。不写。驱动方驱动方程：程：1写写方方程程
6、式式第第1212章章 时序逻辑电路时序逻辑电路第8页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路2求状态方程求状态方程JK触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：第9页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路3计算、列状态表计算、列状态表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100第10页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路
7、4画状态图、时序图画状态图、时序图状态图状态图第11页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路5电电路路功功能能时时序序图图有有效效循循环环的的6个个状状态态分分别别是是05这这6个个十十进进制制数数字字的的格格雷雷码码，并并且且在在时时钟钟脉脉冲冲CP的的作作用用下下，这这6个状态是按递增规律变化的，即：个状态是按递增规律变化的，即：000001011111110100000所所以以这这是是一一个个用用格格雷雷码码表表示示的的六六进进制制同同步步加加法法计计数数器器。当当对对第第6个个脉脉冲冲计计数数时时，计计数数器器又又重重新从新从000开始计数，并产生输出开始计数，并产
8、生输出Y1。第12页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路例例输出方程：输出方程：同步时序电路，时钟方程省同步时序电路，时钟方程省去。去。驱动方驱动方程：程：1写写方方程程式式第13页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路2求状态方程求状态方程T触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：第14页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路3计算、列状态表计算、列状态表第15页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路3计算、列状计算、列状态
9、表态表第16页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路45电电路路功功能能由由状状态态图图可可以以看看出出，当当输输入入X 0时时，在在时时钟钟脉脉冲冲CP的的作作用用下下，电电路路的的4个个状状态态按按递增规律循环变化，即：递增规律循环变化，即：0001101100当当X1时时，在在时时钟钟脉脉冲冲CP的的作作用用下下，电电路的路的4个状态按递减规律循环变化，即：个状态按递减规律循环变化，即：0011100100可可见见，该该电电路路既既具具有有递递增增计计数数功功能能，又又具具有有递递减减计计数数功功能能，是是一一个个2位位二二进进制制同同步步可逆计数器。可逆计数器。画画
10、状状态态图图时时序序图图第17页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路例例异步时序电路，时钟方异步时序电路，时钟方程：程：驱动方驱动方程：程：1写写方方程程式式第18页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路2求状态方程求状态方程D触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：第19页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路3计算、列状态表计算、列状态表第20页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路45电路功能电路功能由由状状态态图图可可
11、以以看看出出，在在时时钟钟脉脉冲冲CP的的作作用用下下，电电路路的的8个个状状态按递减规律循环变化，即：态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个电路具有递减计数功能，是一个3位二进制异步减法计数器。位二进制异步减法计数器。画状态图、时序图画状态图、时序图第21页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路第22页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路第23页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路12.212.2寄存器寄存器 寄存器是数字系统常用的逻辑部件，它用来存放数码寄存
12、器是数字系统常用的逻辑部件，它用来存放数码寄存器是数字系统常用的逻辑部件，它用来存放数码寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能或指令等。它由触发器和门电路组成。一个触发器只能或指令等。它由触发器和门电路组成。一个触发器只能或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放存放一位二进制数，存放存放一位二进制数，存放存放一位二进制数，存放 n n 位二进制时，要位二进制时，要位二进制时，要位二进制时，要 n n个触发器。个触发器。个触发器。个触发器。按功能分按功能分数码寄存器数码寄存器数码寄存器数码寄存器移位寄存器移位寄
13、存器移位寄存器移位寄存器第24页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路1.1.1.1.数码寄存器数码寄存器数码寄存器数码寄存器仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能。清零清零寄存指令寄存指令通常由通常由通常由通常由D D触发器或触发器或触发器或触发器或R-SR-S触发器组成触发器组成触发器组成触发器组成并行输入方式并行输入方式并行输入方式并行输入方式RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码寄存数码寄存数码寄存数码1101触发器状态不变触发器状态不变第25页，本讲稿共43页第第12
14、12章章 时序逻辑电路时序逻辑电路2.2.移位寄存器移位寄存器移位寄存器移位寄存器不仅能不仅能不仅能不仅能寄存寄存寄存寄存数码，还有数码，还有数码，还有数码，还有移位移位移位移位的功能。的功能。的功能。的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄所谓移位，就是每来一个移位脉冲，寄存器中所寄所谓移位，就是每来一个移位脉冲，寄存器中所寄所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。存的数据就向左或向右顺序移动一位。存的数据就向左或向右顺序移动一位。存的数据就向左或向右顺序移动一位。按移位方式分类按移位方式分类按移位方式分类按移位方式分类单向移位寄存器单向移位
15、寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器第26页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路寄存数码寄存数码寄存数码寄存数码单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 01101110 011 1QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，输入方式为串行输入。输入方式为串行输入。输
16、入方式为串行输入。输入方式为串行输入。QQQ从高位向低从高位向低位依次输入位依次输入第27页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路1110 0010110011000再输入四个移位再输入四个移位再输入四个移位再输入四个移位脉冲，脉冲，脉冲，脉冲，10111011由高由高由高由高位至低位位至低位位至低位位至低位依次从依次从依次从依次从Q Q3 3端输出。端输出。端输出。端输出。串行输出方式串行输出方式串行输出方式串行输出方式清零清零D10111QQ3Q1Q2RD101110 011 1QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786第28页，本讲稿共
17、43页第第1212章章 时序逻辑电路时序逻辑电路左移寄存器波形图左移寄存器波形图12345678C11110 011DQ0Q3Q2Q11110 0待存待存数据数据10111011存入寄存器存入寄存器存入寄存器存入寄存器0111从从从从Q Q3 3取出取出取出取出第29页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路12.3 12.3 计数器计数器 计数器是数字电路和计算机中广泛应用的一种逻辑计数器是数字电路和计算机中广泛应用的一种逻辑计数器是数字电路和计算机中广泛应用的一种逻辑计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、部件，可累计输入
18、脉冲的个数，可用于定时、分频、部件，可累计输入脉冲的个数，可用于定时、分频、部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。时序控制等。时序控制等。时序控制等。分类分类分类分类加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器 (按计数功能按计数功能按计数功能按计数功能 )异步计数器异步计数器异步计数器异步计数器同步计数器同步计数器同步计数器同步计数器(按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式)二二二二进制计数器进制计数器进制计数器进制计数器十十十十进制计数器进制计数器进制计数器进制
19、计数器 N N 进制计数器进制计数器进制计数器进制计数器(按计数制按计数制按计数制按计数制)第30页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路在数字电路中，能够记忆输入脉冲个数的电路称为在数字电路中，能够记忆输入脉冲个数的电路称为计数器计数器。计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器计数器计数器第31页，本讲稿
20、共43页第第1212章章 时序逻辑电路时序逻辑电路1.1.二进制计数器二进制计数器二进制计数器二进制计数器 按二进制的规律累计脉冲个数，它也是构成其它按二进制的规律累计脉冲个数，它也是构成其它按二进制的规律累计脉冲个数，它也是构成其它按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成进制计数器的基础。要构成进制计数器的基础。要构成进制计数器的基础。要构成 n n位二进制计数器，需用位二进制计数器，需用位二进制计数器，需用位二进制计数器，需用 n n个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。(1)(1)异步二进制加法计数器异步
21、二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲C C不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器。最最最最低位触发器由计数脉冲触发翻转，其他各位触发器有低位触发器由计数脉冲触发翻转，其他各位触发器有低位触发器由计数脉冲触发翻转，其他各位触发器有低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，时需由相邻低位触发器输出的进位脉冲来触发，时需由相邻低位触发器输出的进位脉冲来触发，时需由相邻低位触发器输出的进位脉冲来触发，因此因此
22、因此因此各位触发器状态变换的时间先后不一，只有在前级触发器各位触发器状态变换的时间先后不一，只有在前级触发器各位触发器状态变换的时间先后不一，只有在前级触发器各位触发器状态变换的时间先后不一，只有在前级触发器翻转后翻转后翻转后翻转后,后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。第32页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表
23、二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出：最低位触发器来最低位触发器来最低位触发器来最低位触发器来 一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转 一次，一次，一次，一次，每个触发每个触发每个触发每个触发 器由器由器由器由 1 1变为变为变为变为 0 0 时，时，时，时，要产生进位信号要产生进位信号要产生进位信号要产生进位信号,这个进位信号应这个进位信号应这个进位信号应这个进位信号应 使相邻的高位触使相邻的高位触使相邻的高位触使相邻的高位触 发器翻转。发器翻转。发器翻转。发器翻转。第33页，本讲稿共43页第第1212章章 时序逻辑电路时序
24、逻辑电路1010 当当当当J J、K K=1=1时，具有计数功能，每来一个脉时，具有计数功能，每来一个脉时，具有计数功能，每来一个脉时，具有计数功能，每来一个脉冲触发器就翻转一次冲触发器就翻转一次冲触发器就翻转一次冲触发器就翻转一次.清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲三位异步二进制加法计数器三位异步二进制加法计数器在电路图中在电路图中J、悬空表示悬空表示J、K=1下降沿下降沿下降沿下降沿触发翻转触发翻转触发翻转触发翻转每来一个每来一个每来一个每来一个C C翻转一次翻转一次翻转一次翻转一次 当相邻低位触发当相邻低位触发器由器由1变变 0 时翻转时翻转第
25、34页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路异步二进制加法器工作波形异步二进制加法器工作波形2 2分频分频分频分频4 4分频分频分频分频8 8分频分频分频分频 每个触发器翻转的时间有先后，每个触发器翻转的时间有先后，与计数脉冲不同步与计数脉冲不同步第35页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路（2 2）同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。各
26、触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。同步计数器：同步计数器：同步计数器：同步计数器：计数脉冲同时接到各位触发器，各触发器状计数脉冲同时接到各位触发器，各触发器状计数脉冲同时接到各位触发器，各触发器状计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。态的变换与计数脉冲同步。态的变换与计数脉冲同步。态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。同步计数器由于各触发器同步翻转，因此工作速度快。同步计数器由于各触发器同步翻转，因此工作速度快。同步计数器由于各触发器同步翻转，因此工作速度快。
27、但接线较复杂。但接线较复杂。但接线较复杂。但接线较复杂。同步计数器组成原则同步计数器组成原则同步计数器组成原则同步计数器组成原则:根据翻转条件根据翻转条件根据翻转条件根据翻转条件,确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式找出找出找出找出J J、K K输入端的联接方式。输入端的联接方式。输入端的联接方式。输入端的联接方式。第36页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 1
28、8 0 0 0 脉冲数脉冲数(C)二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出：最低位触发器最低位触发器最低位触发器最低位触发器F0F0每每每每来一个脉冲就翻转一来一个脉冲就翻转一来一个脉冲就翻转一来一个脉冲就翻转一次；次；次；次；F1F1：当：当：当：当Q Q0 0=1=1时，再时，再时，再时，再来一个脉冲则翻转一来一个脉冲则翻转一来一个脉冲则翻转一来一个脉冲则翻转一次；次；次；次；F2F2：当：当：当：当Q Q0 0=Q Q1 1=1=1时，时，时，时，再来一个脉冲则翻转再来一个脉冲
29、则翻转再来一个脉冲则翻转再来一个脉冲则翻转一次。一次。一次。一次。第37页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系 触发器翻转条件触发器翻转条件触发器翻转条件触发器翻转条件 J J、K K端逻辑表达式端逻辑表达式端逻辑表达式端逻辑表达式 J J、K K端逻辑表达式端逻辑表达式端逻辑表达式端逻辑表达式F0每输入一每输入一C翻一次翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1 Q0Q0=Q1=Q2=1J3=K3=Q1 Q1 Q0J0=K0=1J1=K1=Q0
30、J2=K2=Q1 Q0J3=K3=Q2 Q1 Q0 由由由由J J、K K端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的数器的逻辑电路。（只画出三位同步二进制计数器的数器的逻辑电路。（只画出三位同步二进制计数器的数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）逻辑电路）逻辑电路）逻辑电路）（加法）（加法）（加法）（加法）（减法）（减法）（减法）（减法）第38页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路三位同步二进制加法计数器三位
31、同步二进制加法计数器 计数脉冲同时加到各位触发器上，计数脉冲同时加到各位触发器上，当每个到当每个到 来后触发器状态是否改变要看来后触发器状态是否改变要看J、K的状态。的状态。最低位触发器最低位触发器最低位触发器最低位触发器F0F0每一个脉冲每一个脉冲每一个脉冲每一个脉冲就翻转一次；就翻转一次；就翻转一次；就翻转一次；F1F1：当当当当Q Q0 0=1=1时，再时，再时，再时，再来一个脉冲则来一个脉冲则来一个脉冲则来一个脉冲则翻转一次；翻转一次；翻转一次；翻转一次；F2F2：当当当当Q Q0 0=Q Q1 1=1=1时，时，时，时，再来一个脉冲再来一个脉冲再来一个脉冲再来一个脉冲则翻转一次。则翻
32、转一次。则翻转一次。则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲第39页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路 各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步第40页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路2.2.十进制计数器十进制计数器十进制计数器：十进制计数器：十进制计数器：十进制计数器：计数规律：计数规律：计数规律：计数规律：“逢十进一逢十进一逢十进一逢十进一”。它是用。它是用。它是用。它是用四位二进制四位二进制四位二进制四位二进制
33、数数数数表示对应的表示对应的表示对应的表示对应的十进制数十进制数十进制数十进制数，所以又称为二，所以又称为二，所以又称为二，所以又称为二-十进制计数器。十进制计数器。十进制计数器。十进制计数器。四位二进制可以表示十六种状态，为了表示十进制数四位二进制可以表示十六种状态，为了表示十进制数四位二进制可以表示十六种状态，为了表示十进制数四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，的十个状态，需要去掉六种状态，具体去掉哪六种状态，的十个状态，需要去掉六种状态，具体去掉哪六种状态，的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介
34、绍广泛使用有不同的安排，这里仅介绍广泛使用有不同的安排，这里仅介绍广泛使用有不同的安排，这里仅介绍广泛使用 84218421编码的十进制编码的十进制编码的十进制编码的十进制计数器。计数器。计数器。计数器。第41页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(C)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890十进制加法计数器状态表十进制加法计数器状态表十进制加法计数器状态表十进制加法计数器状态表第42页，本讲稿共43页第第1212章章 时序逻辑电路时序逻辑电路十进制同步加法计数器十进制同步加法计数器十进制同步加法计数器十进制同步加法计数器RDQJKQF0QJKQF1C计数脉冲计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0第43页，本讲稿共43页