半导体存储器优秀课件.ppt

《半导体存储器优秀课件.ppt》由会员分享，可在线阅读，更多相关《半导体存储器优秀课件.ppt（54页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、半导体存储器半导体存储器第1页，本讲稿共54页7.1 概概 述述 半导体存储器的特点及分类半导体存储器的特点及分类按制造工艺的不同可把存储器分成按制造工艺的不同可把存储器分成TTL型和型和MOS型存储器两大类。型存储器两大类。TTL型速度快，常用作计算机的高速缓冲存储型速度快，常用作计算机的高速缓冲存储器。器。MOS型具有工艺简单、集成度高、功耗低、成本低型具有工艺简单、集成度高、功耗低、成本低等特点，常用作计算机的大容量内存储器。等特点，常用作计算机的大容量内存储器。第2页，本讲稿共54页7.1 概概 述述 半导体存储器的特点及分类半导体存储器的特点及分类按存储二值信号的原理不同存储器分为静

2、态存按存储二值信号的原理不同存储器分为静态存储器和动态存储器两种。储器和动态存储器两种。静态存储器是以触发器为基本单元来存储静态存储器是以触发器为基本单元来存储0和和1的，的，在不失电的情况下，触发器状态不会改变；在不失电的情况下，触发器状态不会改变；动态存储器是用电容存储电荷的效应来存储二值信动态存储器是用电容存储电荷的效应来存储二值信号的。电容漏电会导致信息丢失，因此要求定时对号的。电容漏电会导致信息丢失，因此要求定时对电容进行充电或放电。电容进行充电或放电。按工作特点不同半导体存储器分成只读存储器、按工作特点不同半导体存储器分成只读存储器、随机存取存储器和顺序存取存储器。随机存取存储器和

3、顺序存取存储器。第3页，本讲稿共54页7.1 概概 述述半导体存储器的技术指标半导体存储器的技术指标存取容量：表示存储器存放二进制信息的多少。存取容量：表示存储器存放二进制信息的多少。二值信息以字的形式出现。一个字包含若干位。二值信息以字的形式出现。一个字包含若干位。一个字的位数称做字长。一个字的位数称做字长。通常，用存储器的存储单元个数表示存储器的存储通常，用存储器的存储单元个数表示存储器的存储容量，即存储容量表示存储器存放二进制信息的多容量，即存储容量表示存储器存放二进制信息的多少。存储容量应表示为字数乘以位数。少。存储容量应表示为字数乘以位数。选中哪些存储单元，由地址译码器的输出来决定。

4、选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。地址码的位数即由地址码来决定。地址码的位数n与字数之间存在与字数之间存在2n=字数的关系。如果某存储器有字数的关系。如果某存储器有10个地址输入端，个地址输入端，那它就能存那它就能存210=1024个字。个字。第4页，本讲稿共54页7.1 概概 述述半导体存储器的技术指标半导体存储器的技术指标存取周期：存储器的性能取决于存储器的存取存取周期：存储器的性能取决于存储器的存取速率。存储器的存取速度用存取周期或读写周速率。存储器的存取速度用存取周期或读写周期来表征。把连续两次读（写）操作间隔的最期来表征。把连续两次读（写）操作间隔的最短时

5、间称为存取周期。短时间称为存取周期。第5页，本讲稿共54页7.2 只读存储器只读存储器半导体只读存储器半导体只读存储器(Read-only Memory，ROM)是只能是只能读不能写的存储器。读不能写的存储器。只读存储器是一种组合电路，当信息被加工时或被只读存储器是一种组合电路，当信息被加工时或被编程时，认为信息是存储在编程时，认为信息是存储在ROM中。中。其其特特点点是是电电路路结结构构简简单单，电电路路形形式式和和规规格格比比较较统统一一，在操作过程中只能读出信息不能写入。在操作过程中只能读出信息不能写入。通通常常用用其其存存放放固固定定的的数数据据和和程程序序，如如计计算算机机系系统统的

6、的引引导程序、监控程序、函数表、字符等。导程序、监控程序、函数表、字符等。只只读读存存储储器器为为非非易易失失性性存存储储器器(nonvolatile memory)，去掉电源，所存信息不会丢失。，去掉电源，所存信息不会丢失。第6页，本讲稿共54页7.2 只读存储器只读存储器ROM可分为可分为:掩膜只读存储器（掩膜只读存储器（Mask Read Only Memory，简称，简称MROM）可编程只读存储器可编程只读存储器(Programmable Read Only Memory，简，简称称PROM)紫外线可擦除可编程只读存储器紫外线可擦除可编程只读存储器(Erasable Programma

7、ble Read Only Memory，简称，简称EPROM)电擦除可编程只读存储器（电擦除可编程只读存储器（Electrically Erasable Programmable Read Only Memory，简称，简称EEPROM）Flash存储器存储器(也称快闪存储器也称快闪存储器)第7页，本讲稿共54页7.2 只读存储器只读存储器半半导导体体只只读读存存储储器器是是具具有有n个个输输入入b个个输输出出的组合逻辑电路。的组合逻辑电路。地址输入地址输入Address input数据输出数据输出Data outputCS片选控制线片选控制线第8页，本讲稿共54页7.2 只读存储器只读存储

8、器只只读读存存储储器器存存储储了了一一个个n输输入入b输输出出的的组组合合逻辑功能的真值表。逻辑功能的真值表。2输入输入4输出组合逻辑功能表输出组合逻辑功能表 地地 址址 内内 容容A1 A0D3D2D1D00 00 11 01 10101101101011100可以将其存储在可以将其存储在224的只的只读存储器中读存储器中第9页，本讲稿共54页7.2.1掩模只读存储器掩模只读存储器掩模只读存储器是采用掩模工艺制作的，掩模只读存储器是采用掩模工艺制作的，其中的存储内容是已经由制造商按照用户其中的存储内容是已经由制造商按照用户的要求进行了专门设计。因此，掩模的要求进行了专门设计。因此，掩模ROM

9、在出厂时内部存储的数据就已经固化好了。在出厂时内部存储的数据就已经固化好了。掩模掩模ROM的存储数据可永久保存，在批量的存储数据可永久保存，在批量生产时成本最低。适用于存放固定不变的生产时成本最低。适用于存放固定不变的程序或数据。程序或数据。第10页，本讲稿共54页7.2.1掩模只读存储器掩模只读存储器掩模掩模ROM由地址译码器、存储矩阵、输出由地址译码器、存储矩阵、输出和控制电路组成，如图和控制电路组成，如图7-1所示。所示。地地 址址 译译 码码 器器地地 址址 输输 入入W0WN-1存储矩阵存储矩阵 NM输出及控制电路输出及控制电路D0DM-1数据输出数据输出图图7-1 ROM结构图结构

10、图第11页，本讲稿共54页7.2.1掩模只读存储器掩模只读存储器掩模掩模ROM图图7-2 NMOS固定固定ROMD2存储存储矩阵矩阵输出电输出电路路字线字线位线位线A0A1W0W1W2W3+VDDD3D1D0D3D2D1D0地址译码地址译码D3D2D1D0W3W2W1W0第12页，本讲稿共54页7.2.1掩模只读存储器掩模只读存储器图图7-3是是ROM的点阵图。的点阵图。D3D2D1D0W3W2W1W0表表6-1 ROM中的信息表中的信息表 地地 址址 内内 容容A1 A0D3D2D1D00 00 11 01 10101101101011100存储矩阵的输出和输入是或的关系，这种存储矩阵是存储

11、矩阵的输出和输入是或的关系，这种存储矩阵是或矩阵。或矩阵。地址译码器的输出和输入是与的关系，因此地址译码器的输出和输入是与的关系，因此ROM是一个是一个多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。位线与字线之间逻辑关系为：位线与字线之间逻辑关系为：D0=W0+W1 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3第13页，本讲稿共54页7.2.2 可编程只读存储器可编程只读存储器(PROM)PROM的的存存储储内内容容可可以以由由使使用用者者编编制制写写入入，但只能写入一次，一经写入就不能再更改。但只能写入一次，一经写入

12、就不能再更改。PROM和和ROM的的区区别别在在于于ROM由由厂厂家家编编程程，而而PROM由由用用户户编编程程。出出厂厂时时PROM的的内内容容全全是是1或或全全是是0，使使用用时时，用用户户可可以以根根据据需要编好代码，写入需要编好代码，写入PROM中。中。第14页，本讲稿共54页7.2.2 可编程只读存储器可编程只读存储器(PROM)图图7-4为为一一种种PROM的的结结构构图图，存存储储矩矩阵阵的的存存储储单单元元由由双双极极型型三三极极管管和和熔熔断断丝丝组组成。成。第15页，本讲稿共54页7.2.2 可编程只读存储器可编程只读存储器(PROM)这这种种电电路路存存储储内内容容全全部

13、部为为0。如如果果想想使使某某单单元元改改写写为为1，需需要要使使熔熔断断丝丝通通过过大大电电流流，使使它它烧烧断断。一一经经烧烧断断，再不能恢复。再不能恢复。第16页，本讲稿共54页7.2.3 可擦可编程只读存储器可擦可编程只读存储器PROM只只能能写写一一次次的的原原因因是是熔熔丝丝断断了了，不能再接通。不能再接通。EPROM的的 存存 储储 内内 容容 可可 以以 改改 变变，但但EPROM所所存存内内容容的的擦擦除除或或改改写写，需需要要专专门门的的擦擦抹抹器器和和编编程程器器实实现现。在在工工作作时时，也只能读出。也只能读出。第17页，本讲稿共54页7.2.3 可擦可编程只读存储器可

14、擦可编程只读存储器可擦除可编程存储器又可以分为：可擦除可编程存储器又可以分为：光光 可可 擦擦 除除 可可 编编 程程 存存 储储 器器UVEPROM(Ultra-Violet Erasable Programmable Read-Only Memory)第18页，本讲稿共54页7.2.3 可擦可编程只读存储器可擦可编程只读存储器可擦除可编程存储器又可以分为：可擦除可编程存储器又可以分为：电电可可擦擦除除可可编编程程存存储储器器E2PROM(Electrical Erasable Programmable Read-Only Memory)快闪存储器快闪存储器(Flash Memory)等。等

15、。快快闪闪存存储储器器以以其其高高集集成成度度、大大容容量量、低低成成本本和和使使用用方方便便等等优优点点得得到到广广泛泛应应用用。例例如如在在一一些些较较新新的的计计算算机机主主板板上上采采用用Flash ROM BIOS，会会使使得得BIOS 升级变得非常方便。升级变得非常方便。第19页，本讲稿共54页7.3 随机存取存储器随机存取存储器随机存取存储器随机存取存储器RAM(Random Access Memory)可随时从任一指定地址存入可随时从任一指定地址存入(写入写入)或取出或取出(读出读出)信息。信息。在计算机中，在计算机中，RAM用作内存储器和高速缓用作内存储器和高速缓冲存储器。冲

16、存储器。RAM分为静态分为静态SRAM和动态和动态DRAM；静态；静态RAM又分为双极型和又分为双极型和MOS型。型。第20页，本讲稿共54页7.3 随机存取存储器随机存取存储器静态静态RAM(Static RAM，SRAM)一旦将一旦将1个个字写入某个存储位置中，只要不断电，其字写入某个存储位置中，只要不断电，其存储内容保持不变，除非该存储位置被重存储内容保持不变，除非该存储位置被重新写入信息。新写入信息。动态动态RAM(Dynamic RAM，DRAM)，必须，必须对存储的数据进行读出和重写操作来周期对存储的数据进行读出和重写操作来周期地刷新，否则存储器中的数据将会消失。地刷新，否则存储器

17、中的数据将会消失。第21页，本讲稿共54页7.3 随机存取存储器随机存取存储器大多数大多数RAM在断电后，所存储的数据会消在断电后，所存储的数据会消失，是易失性存储器失，是易失性存储器(volatile memory)。一些一些RAM在断电后仍能保持存储的数据不在断电后仍能保持存储的数据不变，如老式的磁芯存储器和现代的变，如老式的磁芯存储器和现代的CMOS静态静态RAM。CMOS静态静态RAM含有一个寿命含有一个寿命为为10年的锂电池。年的锂电池。近年来，出现了非易失性铁电近年来，出现了非易失性铁电RAM(ferroelectric RAM)，这些器件将磁元件和，这些器件将磁元件和电元件组合在

18、单个电元件组合在单个IC芯片上，断电后，保芯片上，断电后，保持状态不变。持状态不变。第22页，本讲稿共54页7.3.1 静态静态RAMRAM具有地址输入、控制输入、数据输出具有地址输入、控制输入、数据输出和数据输入。和数据输入。地址输入地址输入数据输入数据输入控制输入控制输入数据输出数据输出Chip-select(CS)inputOutput-enable(OE)inputWrite-enable(WE)第23页，本讲稿共54页7.3.1 静态静态RAM静态静态RAM中存储单元的工作原理与中存储单元的工作原理与D锁存锁存器类似，不同于边沿式器类似，不同于边沿式D触发器。触发器。即无论什么时候选

19、中即无论什么时候选中WE输入，所选存储单输入，所选存储单元的锁存器总是打开的或是透明的，输入元的锁存器总是打开的或是透明的，输入数据流入或通过锁存器。所存储的实际值数据流入或通过锁存器。所存储的实际值是在锁存器关闭时存在的值。是在锁存器关闭时存在的值。第24页，本讲稿共54页7.3.1 静态静态RAM静态静态RAM通常只具有两种已定义存储操作：通常只具有两种已定义存储操作：读读 当当CS和和OE有效时，地址呈现在地址输入有效时，地址呈现在地址输入端上，所选存储位置上的锁存器输出被传递端上，所选存储位置上的锁存器输出被传递到到DOUT。写写 地址呈现在地址输入端，数据字呈现在地址呈现在地址输入端

20、，数据字呈现在DIN上，接着上，接着CS和和WE有效；所选存储位置有效；所选存储位置上的锁存器被打开，输入字被存储。上的锁存器被打开，输入字被存储。第25页，本讲稿共54页7.3.1 静态静态RAM静态静态RAM的内部结构的内部结构静态静态RAM中的每一位存储单元具有图示电路中的每一位存储单元具有图示电路相同功能。相同功能。SRAM单元被组合成带有附加控制逻辑的单元被组合成带有附加控制逻辑的阵列中，形成完整的静态阵列中，形成完整的静态RAM。第26页，本讲稿共54页7.3.1 静态静态RAM静态静态RAM的内部结构的内部结构第27页，本讲稿共54页7.3.1 静态静态RAMSRAM的常见应用的

21、常见应用在小的微处理机系统中做数据存储，通常是在小的微处理机系统中做数据存储，通常是在在“嵌入式嵌入式”应用中，如电话、烤炉、电子应用中，如电话、烤炉、电子减振器等。通用计算机中常用减振器等。通用计算机中常用DRAM。超快速超快速SRAM通常在高性能计算机的通常在高性能计算机的“高速缓高速缓冲冲”存储器中存储常用指令和数据存储器中存储常用指令和数据第28页，本讲稿共54页7.3.2 动态动态RAMSRAM中最基本的存储器单元是中最基本的存储器单元是D锁存器，在分锁存器，在分立设计中需要立设计中需要4个门电路，在定制设计的个门电路，在定制设计的SRAM LSI 芯片中，需要芯片中，需要4-6个晶

22、体管实现。个晶体管实现。为了构建具有较高密度的为了构建具有较高密度的RAM，芯片设计者发明，芯片设计者发明了每位只用一个晶体管的存储器单元。了每位只用一个晶体管的存储器单元。第29页，本讲稿共54页7.3.2 动态动态RAMDRAM存储单元存储单元仅用一个晶体管构建一个双稳元件是不可能的。动态仅用一个晶体管构建一个双稳元件是不可能的。动态RAM(dynamic RAM，DRAM)中的存储器单元是在微中的存储器单元是在微小的电容器上存储信息，并通过一个小的电容器上存储信息，并通过一个MOS管来存取这管来存取这些信息。些信息。写入信息时，字线为高电平，写入信息时，字线为高电平，T导通，导通，对电容

23、对电容CS充电，相当于写入充电，相当于写入1信息。信息。读出信息时，字线仍为高，读出信息时，字线仍为高，T导通，导通，对对CB充电，读出电压充电，读出电压VR为为第30页，本讲稿共54页7.3.2 动态动态RAMDRAM存储单元存储单元因为因为CBCS，所以读出电压比，所以读出电压比VS小很多，而每读小很多，而每读一次，一次，CS上电荷要少很多，造成破坏性读出，因上电荷要少很多，造成破坏性读出，因而数据在读之后必须重新写入原来的单元。而数据在读之后必须重新写入原来的单元。通过读出放大器通过读出放大器(sense amplifier)能检测到这一微能检测到这一微小变化，并将其恢复成相应的小变化，

24、并将其恢复成相应的0或或1。注意，读一。注意，读一个单元会破坏存储在电容器上的原始电压，因而个单元会破坏存储在电容器上的原始电压，因而数据在读之后必须重新写入原来的单元。数据在读之后必须重新写入原来的单元。第31页，本讲稿共54页7.3.2 集成集成RAM简介简介 图图7-14是是Intel公司公司1k4的的CMOS型静态型静态RAM 2114的结构图。的结构图。行行地地址址译译码码器器 6464 存储矩阵存储矩阵 I/O电路电路列地址译码器列地址译码器读写控制读写控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CSR/WD0D1D2D3第32页，本讲稿共54页7.3

25、.2 集成集成RAM简介简介如图为如图为CMOS型型2k8的静态的静态RAM 6116外引脚排外引脚排列图。列图。第33页，本讲稿共54页7.3.2 集成集成RAM简介简介如如图图为为CMOS型型8k8的的静静态态RAM 6264外外引引脚脚排列图。排列图。第34页，本讲稿共54页7.3.2 集成集成RAM简介简介图图7-21是单管是单管DRAM 2116（16KX1）芯片的结构）芯片的结构图。图。它共有它共有16个引脚，个引脚，其中其中A0A6为地址输入为地址输入线；而线；而2116的容量为的容量为16K，需要，需要14条地址线，条地址线，为此为此2116采用了地址线采用了地址线分时复用技术

26、，分时复用技术，14位地位地址码分行、列两部分，址码分行、列两部分，分两次由分两次由7条地址线与芯条地址线与芯片相连。片相连。第35页，本讲稿共54页7.4 存储器容量的扩展存储器容量的扩展RAM的的种种类类很很多多，存存储储容容量量有有大大有有小小。当当一一片片RAM不不能能满满足足存存储储容容量量需需要要时时，就就需需要要将将若若干干片片RAM组组合合起起来来，构构成成满满足足存存储储容容量量要要求求的的存存储储器器。RAM的的扩扩展展分分为为位位扩扩展和字扩展两种。展和字扩展两种。第36页，本讲稿共54页7.4 存储器容量的扩展存储器容量的扩展位扩展位扩展 字数满足要求，而位数不够时，应

27、采用位扩展。字数满足要求，而位数不够时，应采用位扩展。实现位扩展的原则是：实现位扩展的原则是：多个单片多个单片RAM的的I/O端并行输出。端并行输出。多多个个RAM的的CS接接到到一一起起，作作为为RAM的的片片选选端端（同同时被选中）；时被选中）；地址端对应接到一起，作为地址端对应接到一起，作为RAM的地址输入端。的地址输入端。多多个个单单片片RAM的的R/W端端接接到到一一起起，作作为为RAM的的读读/写控制端（读写控制端（读/写控制端只能有一个）；写控制端只能有一个）；第37页，本讲稿共54页7.4 存储器容量的扩展存储器容量的扩展位扩展位扩展 图图6-15 RAM位扩展接线图位扩展接线

28、图CSR/WA0A1A7I/O1I/O2I/O3I/O4CS2561位位RAM (1)A0 A1A7R/WCS2561位位RAM(2)A0 A1A7R/WCS2561位位RAM (3)A0 A1A7R/W2561位位RAM(4)A0 A1A7R/WCS第38页，本讲稿共54页7.4 存储器容量的扩展存储器容量的扩展字扩展字扩展在在RAM的的数数据据位位的的位位数数足足够够，而而字字数数达达不不到到要要求求时时，需需要要进进行行字字扩扩展展。字字数数增增加加，地地址址线线数数相相应应增增加加。如如2568位位RAM的的 地地 址址 线线 数数 为为8条条，而而10248位位RAM的地址线数为的地

29、址线数为10条。条。第39页，本讲稿共54页7.4 存储器容量的扩展存储器容量的扩展实现字扩展的原则是：实现字扩展的原则是：多个单片多个单片RAM的的I/O端并接，作为端并接，作为RAM的的I/O端端 多多片片构构成成字字扩扩展展之之后后，每每次次访访问问只只能能选选中中一一片片，选选中中哪哪一一片片，由由字字扩扩展展后后多多出出的的地地址址线线决决定定。多多出出的的地地址址线线经输出低有效的译码器译码，接至各片经输出低有效的译码器译码，接至各片RAM的的CS端；端；地址端对应接到一起，作为低位地址输入端。地址端对应接到一起，作为低位地址输入端。R/W端端接接到到一一起起作作为为RAM的的读读

30、/写写控控制制端端（读读写写控控制端只能有一个）；制端只能有一个）；第40页，本讲稿共54页7.4 存储器容量的扩展存储器容量的扩展字扩展字扩展R/WA0A1A72568位位RAM (1)A0 A1A7R/W CSI/O1I/O8I/O42568位位RAM (2)A0 A1A7R/W CSI/O1I/O8I/O42568位位RAM (3)A0 A1A7R/W CSI/O1I/O8I/O42568位位RAM (4)A0 A1A7R/W CSI/O1I/O8I/O4A8A9F0F1F2F32线线-4线线译码器译码器第41页，本讲稿共54页习题习题设设一一片片RAM芯芯片片的的字字数数为为n，位位数

31、数为为d，扩扩展展后后的的数数字字为为N，位位数数为为D，求求需需要要的的片片数数x的的公公式。式。解：一片解：一片RAM的字数为的字数为n，位数为，位数为d；扩展后的；扩展后的字数为字数为N，位数为，位数为D，需要的片数，需要的片数x为：为：第42页，本讲稿共54页习题习题试用试用ROM设计一个能实现函数设计一个能实现函数y=x2的运算表电路，的运算表电路，x的取值范围为的取值范围为015的正整数。的正整数。解：因为自变量解：因为自变量x的取值范围为的取值范围为015的正整数，的正整数，所以应用所以应用4位二进制正整数，用位二进制正整数，用B=B3B2B1B0 表表示，而示，而 y的最大值是

32、的最大值是225，可用，可用8位二进制数位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。根据根据y=x2的关系可列出的关系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0与与B3、B2、B1、B0之间关系如表所之间关系如表所示。示。第43页，本讲稿共54页习题习题试用试用ROM设计一个能实现函数设计一个能实现函数y=x2的运算表的运算表电路，电路，x的取值范围为的取值范围为015的正整数。的正整数。解：因为自变量解：因为自变量x的取值范围为的取值范围为015的正整数，的正整数，所以应用所以应用4位二进制正整数，用位二进制正整数，用B=B3B2B1B0 表表示，而示，而 y的最大值

33、是的最大值是225，可用，可用8位二进制数位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。根据根据y=x2的关系可列出的关系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0与与B3、B2、B1、B0之间关系如表所示。之间关系如表所示。0149162536496481100121144169196225十进制数注0 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 0 10 0 1 0 0 1 0 00 0 1 1 0 0 0 10 1 0 0 0 0 0 00

34、1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 1Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0输 出0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B3 B2 B1 B0输 入第44页，本讲稿共54页习题习题第45页，本讲稿共54页习题习题为什么用为什么用ROM可以

35、实现逻辑函数式？可以实现逻辑函数式？解：解：ROM的存储矩阵由与阵列和或阵列组成。的存储矩阵由与阵列和或阵列组成。与与阵阵列列的的输输入入为为地地址址码码，输输出出为为地地址址译译码码器器的的输输出，包含了全部输入变量的最小项。出，包含了全部输入变量的最小项。或阵列的输出（数据输出）为最小项之和。或阵列的输出（数据输出）为最小项之和。这这样样，用用具具有有2n个个译译码码输输出出和和m位位数数据据输输出出的的ROM，可可以以得得到到一一组组最最多多为为m个个输输出出的的n个个变变量量的逻辑函数。的逻辑函数。第46页，本讲稿共54页习题习题ROM点点阵阵图图及及地地址址线线上上波波形形图图如如图

36、图7-26和和7-27所所示，试画出示，试画出D3D0线上的波形图。线上的波形图。第47页，本讲稿共54页习题习题解：由题图示解：由题图示ROM结点图可以得到：结点图可以得到：第48页，本讲稿共54页习题习题解：由题图示解：由题图示ROM结点图可以得到：结点图可以得到：第49页，本讲稿共54页习题习题7-9 四四片片164RAM和和逻逻辑辑门门构构成成的的电电路路如如图图7-29所示。试回答：所示。试回答：单片单片RAM的存储容量，扩展后的的存储容量，扩展后的RAM总总容量是多少？容量是多少？图图7-29所示电路的扩展属位扩展，字扩展，所示电路的扩展属位扩展，字扩展，还是位、字都有的扩展？还是

37、位、字都有的扩展？当地址码为当地址码为00010110时，时，RAM0RAM3，哪几片被选中？，哪几片被选中？第50页，本讲稿共54页习题习题解：解：单片单片RAM的容量是的容量是164=64个存储单元，个存储单元，扩展后的扩展后的RAM总容量为总容量为258=256个存储单元。个存储单元。图图6-19所示电路为位、字都有的扩展。所示电路为位、字都有的扩展。当地址码为当地址码为00010110时，时，RAM0RAM3中的中的RAM2和和RAM3片选端有效，因此被选中。片选端有效，因此被选中。第51页，本讲稿共54页习题习题由由164位位ROM和和4位位二二进进制制加加法法计计数数器器74LS161组组成成的的脉脉冲冲分分配配电电路路如如图图7-28所所示示，ROM输输入入、输输出出关关系系如如表表7-5所所示示。试试画画出出在在CLK信信号号作作用用下下D3、D2、D1、D0的波形。的波形。第52页，本讲稿共54页习题习题第53页，本讲稿共54页习题习题第54页，本讲稿共54页