《数字电路触发器精品文稿.ppt》由会员分享，可在线阅读，更多相关《数字电路触发器精品文稿.ppt（49页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路触发器第1页，本讲稿共49页4-3-2 R-S4-3-2 R-S触发器触发器4-3-3 4-3-3 主从触发器主从触发器4-3-4 4-3-4 边沿型触发器边沿型触发器4-3-5 4-3-5 触发器逻辑功能的转换触发器逻辑功能的转换4-3-1 4-3-1 概述概述4-3-6 4-3-6 施密特触发器施密特触发器见讲义P2202404-3-7 4-3-7 单稳态触发器单稳态触发器第2页，本讲稿共49页触发器：触发器：分分单稳态触发器单稳态触发器与与双稳态触发器双稳态触发器，有一个稳定状态和一个暂时状态。电路只有一个输出端，在没有触发信号时，电路的输出状态固定在高电平或低电平，当有触发信号
2、时，电路的输出从稳态翻转到暂态，维持一段时间后自动返回稳态。有两个稳定状态，在触发信号的作用下,从一种状态转换到另一种状态，简称为触发器。第3页，本讲稿共49页二、触发器特点：二、触发器特点：三、触发器分类：三、触发器分类：能够存储一位二进制信息的基本单元。能够存储一位二进制信息的基本单元。1.1.有两个能够保持的稳定状态，分别用来表示逻辑有两个能够保持的稳定状态，分别用来表示逻辑0 0和逻辑和逻辑1 1。2.2.在适当输入信号作用下，可从一种状态翻转到另一种状态；在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。在输入信号取消后，能将获得的新状态
3、保存下来。按按触发方式触发方式分：电位触发方式、主从触发方式及边沿触发方式。分：电位触发方式、主从触发方式及边沿触发方式。按按逻辑功能逻辑功能分：分：R-SR-S触发器、触发器、D D触发器、触发器、J-KJ-K触发器和触发器和T T触发器。触发器。一、触发器一、触发器第4页，本讲稿共49页11101101一、电路图与逻辑符号（2）由两个）由两个“与非与非”门构成的门构成的R-S触发器电路图触发器电路图 RD=1，SD=1，Q=0：=1两个稳定状态：两个稳定状态：RD=1，SD=1，Q=1：=0RD，SD：输入输入RD、SD为1输出不变（1）逻辑符号）逻辑符号；Q，：输出第5页，本讲稿共49页
4、10真值表 R RD DS SD DQ0101101000 不定（不定（）11 不变不变0001100111二、真值表 RD=0，SD=1：=1，Q=0 RD=1，SD=0：=0，Q=1 RD=1，SD=1：、Q（不变）RD=0，SD=0：=Q=1，不稳定RD、SD同时变为1时，输出不稳定。第6页，本讲稿共49页RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示。）：置零或复位端（低电平置零，逻辑符号上用小圆圈表示。）：触发器非端或0端真值表 R RD DS SD DQ0101101000 不定（不定（）11 不变不变SD：置：置1或置位端（低电平置）或置位端（低电平置）Q：触发器原端或触
5、发器原端或1端端第7页，本讲稿共49页三、状态转换真值表及特征方程 状态转换真值表 RDSDQnQn+1000001010011100101110111约束条件，不能同时为零。卡诺图卡诺图特征方程特征方程Q Qn n ：原状态：原状态(或现态或现态)Q Qn+1n+1：新状态：新状态(或次态或次态)状态转换真值表：输入信号状态转换真值表：输入信号与原态、次态之间的关系。与原态、次态之间的关系。0 00 01 11 10 01 1真值表 真值表真值表R RD DS SD DQ0101101000 不定（不定（）11 不变不变第8页，本讲稿共49页或非门构成的RS触发器见P233第9页，本讲稿共4
6、9页型 号功 能说明74279四与非结构RS触发器置位、复位信号低电平有效4043四或非结构RS触发器置位、复位信号高电平有效4044四与非结构RS触发器置位、复位信号低电平有效常见集成基本RS触发器的逻辑符号 第10页，本讲稿共49页四、钟控R-S触发器（1）电路图与逻辑符号）电路图与逻辑符号CP=0：状态不变：状态不变增加一个控制端，在其控制下，触发器的状态随输入变化增加一个控制端，在其控制下，触发器的状态随输入变化。S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=控制输入端R、S通过“非”门作用于 基本R-S触发器。C
7、P=1：基本基本R-S触发器触发器输入端均为输入端均为1。第11页，本讲稿共49页（2）真值表 约束条件不能同时为1。（3）特征方程）特征方程CP=1：S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=RSQn+100Qn01110011 钟控R-S触发器真值表=0SR+=+QRSQ n1n第12页，本讲稿共49页假设假设CP=1时，控制输入不改变。时，控制输入不改变。对脉冲宽度的要求严格：例如，构成移位寄存器时，对脉冲宽度的要求严格：例如，构成移位寄存器时，脉宽大于三个、小于四个脉宽大于三个、小于四个“与非与非”门的平均延迟
8、时间。门的平均延迟时间。（4）时钟控制R-S触发器逻辑功能波形图第13页，本讲稿共49页一、主从触发器 钟控钟控-触发器在触发器在CP时，、变化引起时，、变化引起输出多次改变。输出多次改变。主从触发器有：主从触发器、记数型主从触发器、主从触发器有：主从触发器、记数型主从触发器、触发器及主从触发器。触发器及主从触发器。第14页，本讲稿共49页第15页，本讲稿共49页（一）逻辑符号（一）逻辑符号二、主从触发器二、主从触发器、：输入、：输入、：异步置、置（不受限制）异步置、置（不受限制）、：输出：时钟控制输入：时钟控制输入第16页，本讲稿共49页主触发器从触发器真值表 KJQn+1 00Qn 100
9、 011 11（二）逻辑功能由两个钟控触发器构成由两个钟控触发器构成与对应，与对应，与对应。与对应。CP=0：从触发器接受主触发器状态并翻转稳定：从触发器接受主触发器状态并翻转稳定CP=1:主触发器接受激励信号并翻转稳定主触发器接受激励信号并翻转稳定第17页，本讲稿共49页真值表 KJQn+1 00Qn 100 011 11（三）状态转换图与特征方程（）状态转换图（）状态转换图状态转换真值表QnQn+1JK0000110000011001011011100111101101状态 0状态 1J=0K=K=0J=J=1K=K=1J=状态转换图状态转换图第18页，本讲稿共49页（）特征方程 状态转换
10、真值表QnQn+1JK00001100000110010110111001111011卡诺图中对应格中填入1第19页，本讲稿共49页J-K触发器的工作波形触发器的工作波形（四）J-K触发器对激励信号的要求CP=1,若若J、K变化，触发器的状态与真值表不对应。变化，触发器的状态与真值表不对应。第20页，本讲稿共49页（五）J-K触发器构成触发器触发器的、端连接在一起形成触发器。触发器的、端连接在一起形成触发器。真值表 KJQn+1 00Qn 100 011 11 真值表TQn+10Qn1（）逻辑符号（）逻辑符号（）真值表（）真值表第21页，本讲稿共49页 激励表QnQn+1T0000111011
11、10（）状态转换图（）特征方程（）特征方程第22页，本讲稿共49页一、工作原理一、工作原理主从触发器：主从触发器：CP=1,若若J、K变化，触发器的状态与真值表不对应。变化，触发器的状态与真值表不对应。二、二、维持维持-阻塞阻塞D D触发器触发器（一）逻辑符号（一）逻辑符号D：输入：输入、：异步置、置异步置、置、：输出：时钟控制，上升沿触发：时钟控制，上升沿触发边沿触发器：边沿触发器：上升沿触发或下降沿触发上升沿触发或下降沿触发，激励端的信号在触发时激励端的信号在触发时 间的前后几个延迟时间内保持不变，便可以稳定地间的前后几个延迟时间内保持不变，便可以稳定地 根据激励输入翻转。根据激励输入翻转
12、。对激励信号要求严格。第23页，本讲稿共49页（二）逻辑功能，n，上升沿：，上升沿：n+1置0阻塞线置1维持线第24页，本讲稿共49页（二）逻辑功能10，n，上升沿：，上升沿：n+1，n 上升沿：上升沿：n+1，n，n第25页，本讲稿共49页（二）逻辑功能01001001110，n，上升沿：，上升沿：n+1，n 上升沿：上升沿：n+1，n 上升沿：上升沿：n+10，n自己分析置0维持线置1阻塞线第26页，本讲稿共49页第27页，本讲稿共49页 Q Qn+1n+1=D=D 真值表DQn+10011 激励表 QnQn+1D000011100111（三）状态转换图（四）状态方程（四）状态方程第28页
13、，本讲稿共49页（五）触发器的应用（）移位寄存器（）移位寄存器数码1数码1数码2数码1数码3数码2数码1数码4数码3数码2第29页，本讲稿共49页（）计数D与状态非连接，Q在CP上升沿翻转。CP2与D1相连，Q2在Q1下降沿翻转。第30页，本讲稿共49页一、型改型一、型改型触发器特征方程：触发器特征方程：触发器特征方程：触发器特征方程：比较得：比较得：二、型改型二、型改型三、型改型三、型改型自己完成自己完成第31页，本讲稿共49页特点：特点：1、输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平到低电平下降过程中对应的输入转换电平不同-简称为迟滞特性。2、电路状态转
14、换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。功能与用途：功能与用途：消除系统自激和提高抗干扰能力。利用这两个特点不仅能将边沿变换缓慢的信号波行整形为边沿陡峭的矩形波，而且可以将叠加在矩形波上的噪声有效的清楚。第32页，本讲稿共49页具有施密特特性的与非门电路图具有施密特特性的与非门电路图由于R2R3,所以产生滞后特性具有施密特特性的与非门：正反馈电路，由于R2R3，使得T2导通时的VR4高于T1导通时的VR4，从而体现出施密特特性。逻辑符号第33页，本讲稿共49页用门电路构成的施密特触发器：（一）、电路结构（一）、电路结构假定G1,G2是CMOS 电路，他们的阀值电压为VTH=
15、VDD2而且R1R2（二）、工作原理（二）、工作原理 当当VI从从0逐渐升高并到达逐渐升高并到达VI=VTH时，时，G1进入了电压传输进入了电压传输特性转折区，引发正反馈：特性转折区，引发正反馈：VIV01V0于是于是V0迅速上升迅速上升V0=V0HVDD我们定义临界转折点的我们定义临界转折点的VI叫叫正向转折电压正向转折电压VI+第34页，本讲稿共49页 当当VI从高电平逐渐下降并到达从高电平逐渐下降并到达VI=VTH时，引发又一个时，引发又一个正反馈：正反馈：VIV01V0于是于是V0迅速下降迅速下降V0=V0L0我们定义临界转折点的我们定义临界转折点的VI叫叫负向转折电压负向转折电压VT
16、整理上式得：整理上式得：将将VDD=2VTH代入代入上式得：上式得：我们定义我们定义VT+与与VT之差之差为回差电压为回差电压VT:则有则有VT提问：R1R2会怎样？讨论：改变R1、R2，可改变回差电压第35页，本讲稿共49页特点：特点：1、它有稳态和暂稳态两个不同的工作状态。2、在外界触发脉冲的作用下，能从稳态翻转到暂态，在暂态维持一段时间后，再自动返回稳态。3、暂态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。功能与用途：功能与用途：脉冲整形，延时（产生滞后于触发脉冲的输出脉冲），以及定时（产生固定时间宽度的脉冲信号）等。第36页，本讲稿共49页（一）、单稳态触发器的电路
17、电路结构有：电路结构有：微分型；积分型；分立元件型；门电路型；集成电路型等。（二）、单稳态触发器工作原理稳态下：稳态下：VI=0，VI2=VDD,V0=0 ,V01=VDD暂态下：暂态下：当触发脉冲VI加到输入端时，在VD点产生一个微分脉冲。当VD上升到VTH以后，引发正反馈过程：VD V01 VI2 V0由于由于C上电压不能突变上电压不能突变所以电路进入暂稳态。所以电路进入暂稳态。第37页，本讲稿共49页与此同时，与此同时，C开始充电。随着充电开始充电。随着充电过程的进行过程的进行VI2逐渐升高，当升至逐渐升高，当升至VI2=VTH时，又引发另一个正反馈时，又引发另一个正反馈 VI2V0V0
18、1输出脉冲宽度输出脉冲宽度TW0.69RC第38页，本讲稿共49页 数字系统在工作时需要各种形式的时钟和定时控制信号，产生这些信号的典型电路有多谐振、施密特触发器、单稳态触发器。555定时器是一个用途很广的器件，有双极型555/556和CMOS型7555/7556。它们的等效电路相似，外型和引脚相同。A1A2第39页，本讲稿共49页555定时器组成的多谐振荡器震荡原理：当接通电源时，电容C充电，UC上升到大于2/3VCC时比较器A1动作，输出低电平，使触发器复位，输出UO变成低电平，此时三极管处于饱和导通，电容C通过RB放电；当UC下降至小于1/3VCC时比较器A2动作输出低电平，使触发器置位
19、，Uo变为高电平，当放电结束时，三极管截止，VCC又经过RA和RB向电容C充电；当UC再次上升到大于2/3VCC时，比较器A1又动作，周而复始，重复下去。第40页，本讲稿共49页震荡原理：当接通电源时，电容C充电，UC上升到大于2/3VCC时比较器A1动作，输出低电平，使触发器复位，输出UO变成低电平，此时三极管处于饱和导通，电容C通过RB放电；当UC下降至小于1/3VCC时比较器A2动作输出低电平，使触发器置位，Uo变为高电平，当放电结束时，三极管截止，VCC又经过RA和RB向电容C充电；当UC再次上升到大于2/3VCC时，比较器A1又动作，周而复始，重复下去。A1A2第41页，本讲稿共49
20、页一、触发器的主要技术指标 1传输延迟时间tp ，在使用中需要注意如下4种传输延迟：1）tpLH，从触发脉冲CLK（能使触发器翻转的脉冲信号）上升至高电平的50%，到触发器输出端Q电平从低到高上升至高电平的50%所需要的时间。如图(a)所示。2）tpHL，从触发脉冲CLK上升至高电平的50%，到触发器输出端Q电平从高到低下降至高电平的50%所需要的时间。如图(b)所示。第42页，本讲稿共49页3）tpLH，从触发脉冲CLKz下降至高电平的50%，到触发器输出端Q电平从低到高上升至高电平的50%所需要的时间。如图(a)所示。4）tpHL，从触发脉冲CLK下降至高电平的50%，到触发器输出端Q电平
21、从高到低下降至高电平的50%所需要的时间。如图(b)所示。第43页，本讲稿共49页2建立时间ts 建立时间是触发器输出数据信号从低到高进入稳定状态所需要 的时间。工程中把建立时间定义为：数据信号由低到高达到高电平的50%后，到下一个有效触发脉冲CLK由低到高达到高电平的50%之间的时间差。如图（a）。3保持时间th工程中把保持时间定义为：从下一个有效触发脉冲CLK由低到高达到高电平的50%，到触发器输出数据信号（如D、J、K）从高到低达到高电平的50%所需要的时间。如图（b)第44页，本讲稿共49页4最高时钟频率fmax触发器的最高时钟频率fmax是指能保证触发器可靠触发所允许使用的最高时钟频
22、率 5脉冲宽度tW 触发器脉冲宽度tW是指触发脉冲、复位信号、置位信号、数据信号等的最小脉冲宽度。对于时钟信号来说，最小脉冲宽度是指高电平或低电平维持的最短时间。6功率损耗P与其它数字电路相同，触发器的功率损耗是指整个器件所消耗的功率，即P=VccIcc，这里Vcc是器件所使用的电源电压，Icc是电源输出到器件的电流。第45页，本讲稿共49页（1 1）时钟控制）时钟控制R-SR-S触发器触发器电平触发方式：当电平触发方式：当CP=1CP=1时，其状态随输入端时，其状态随输入端R R、S S的变化而改变。的变化而改变。（2 2）主从）主从J-KJ-K触发器触发器（3 3）边沿触发器维持）边沿触发
23、器维持-阻塞阻塞D D触发器触发器 触发方式不同，逻辑功能与主从触发方式不同，逻辑功能与主从J-K触发器的相同。触发器的相同。Q Qn+1n+1=D=D（4）边沿）边沿J-K触发器触发器小结第46页，本讲稿共49页要求掌握：（1）触发器的概念）触发器的概念（2）电平触发、边沿触发）电平触发、边沿触发（3）钟控）钟控R-S、J-K、D触发器的逻辑功能触发器的逻辑功能（4）触发器功能之间的转换）触发器功能之间的转换（5）施密特触发器和单稳态触发器的用途）施密特触发器和单稳态触发器的用途第47页，本讲稿共49页第四章 作业题(3)补1、用基本R-S触发器连接成一个消除机械开关震颤的防颤电路，机械开关产生的波形如图所示：补2、图(a)所示由一个维持阻塞D触发器及一个边沿J-K触发器构成的电路，图（b)是输入信号，试绘出Q1及Q2的波形补3、如补2图(a)所示电路，图（c)是输入信号，试绘出Q1及Q2的波形第48页，本讲稿共49页第49页，本讲稿共49页