《可编程逻辑器件PLD（PPT52页).ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件PLD（PPT52页).ppt（52页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、7.3 可编程逻辑器件可编程逻辑器件PLD7 7.3.1.3.1 PLDPLD概述概述 7.3.27.3.2 PLD PLD电路表示法电路表示法7.3.3 7.3.3 可编程阵列逻辑可编程阵列逻辑(PAL)PAL)7.3.4 7.3.4 通用阵列逻辑器件通用阵列逻辑器件(GAL)GAL)7.3.5 CPLD/FPGA7.3.5 CPLD/FPGA2021/9/1717.3.1 可编程逻辑器件概述可编程逻辑器件概述中小规模标准中小规模标准ICIC74/74HC/C400074/74HC/C4000软件配置大规模软件配置大规模ICICCPU/DSP/ARM/MCSCPU/DSP/ARM/MCS专用
2、集成电路专用集成电路ASICASIC全定制全定制/半定制半定制可编程逻辑器件可编程逻辑器件PLDPLD一、一、数字集成电路分类数字集成电路分类:2021/9/172二、二、PLD的特点的特点功能密度高功能密度高设计方法灵活（自顶向下、设计方法灵活（自顶向下、HDL、IP核）核）先期投资少、风险小先期投资少、风险小产品开发周期短产品开发周期短在系统可编程特性在系统可编程特性可靠性高、保密性强可靠性高、保密性强2021/9/173三、三、PLD分类分类低密度低密度PLD可编程阵列逻辑可编程阵列逻辑PAL通用阵列逻辑通用阵列逻辑GAL高密度高密度PLD复杂可编程逻辑器件复杂可编程逻辑器件CPLD现场
3、可编程门阵列现场可编程门阵列FPGA2021/9/1742021/9/175四、四、PLD器件设计流程器件设计流程u设计准备（系统规范，模块设计）设计准备（系统规范，模块设计）u设计输入设计输入u原理图输入方式原理图输入方式u文本输入方式文本输入方式(VHDL、Verilog HDL)u功能仿真（前仿真）功能仿真（前仿真）u综合综合u适配（布局布线）适配（布局布线）u时序仿真（后仿真）时序仿真（后仿真）u下载（编程）下载（编程）u硬件测试硬件测试2021/9/176五、五、世界主要世界主要PLD公司简介公司简介公司名称公司名称PLD开发系统开发系统主要产品主要产品Xilinx 公司公司Alte
4、ra 公司公司Foundation,ISEMax+plus,QuartusFPGA/CPLDCPLD/FPGA2021/9/177主要厂商主要厂商FPGA/CPLD产品市场份额产品市场份额2021/9/178两大两大FPGA/CPLD厂商的代表产品厂商的代表产品2021/9/179六、面向六、面向PLD的的EDA技术发展趋势技术发展趋势PLD芯片芯片高、中、低档产品齐全高、中、低档产品齐全嵌入式系统（嵌入式系统（RAM/PLL/SOPC）完善的硬件测试技术完善的硬件测试技术内部逻辑测试（嵌入式逻辑分析仪）内部逻辑测试（嵌入式逻辑分析仪）JTAG边界扫描测试边界扫描测试高性能的高性能的EDA开发
5、工具开发工具IP核的广泛应用核的广泛应用系统级设计语言系统级设计语言System C,System Verilog2021/9/1710七、七、PLD应用领域应用领域高速数字信号处理高速数字信号处理无线通信领域无线通信领域,如软件无线电如软件无线电视频图像处理领域视频图像处理领域,如高清数字电视如高清数字电视(HDTV)(HDTV)军事和航空航天领域军事和航空航天领域,如雷达声纳如雷达声纳接口逻辑控制器接口逻辑控制器PCIPCI、PS/2PS/2、USBUSB等接口控制器等接口控制器SDRAMSDRAM、DDR SRAM DDR SRAM 接口控制器接口控制器电平转换电平转换 LVDS LVD
6、S、TTLTTL、COMSCOMS等等2021/9/1711八、八、EDA设计相关网站设计相关网站公司网站公司网站Altera：http:/Xilinx：http:/Mentor：http:/Synplicity：http:/设计网站设计网站Http:/ Http:/2021/9/1712九、常用九、常用FPGA/CPLD开发工具开发工具l集成开发工具集成开发工具Altera:Maxplus,QuartusXilinx:Foundation,ISElHDL综合器综合器Synopsys公司的公司的FPGA Compiler II Synplicity公司的公司的Synplify ProlHDL仿
7、真器仿真器Mentor公司公司ModelSimAldec公司的公司的Active-HDLCandece公司的公司的Verilog-XL2021/9/1713十、基于十、基于FPGA的嵌入式系统的嵌入式系统lAltera公司公司NIOSII/ARM9lXilinx公司公司MicroBlaze/Power PC2021/9/1714一个典型的复杂应用系统一个典型的复杂应用系统2021/9/1715采用了嵌入式解决方案的系统采用了嵌入式解决方案的系统2021/9/1716一、一、基本门电路的基本门电路的PLD表示法表示法1.输入缓冲器：输入缓冲器：2.与门与门3 或门或门7.3.2 PLD的电路表示
8、法的电路表示法2021/9/1717二、二、PLD的的基本结构基本结构2021/9/17187.3.3 可编程阵列逻辑可编程阵列逻辑(PAL)或阵列（固定）与阵列（可编程）一、特点一、特点不能重复编程输出结构固定二、结构图二、结构图2021/9/1719三、三、用用PAL实现逻辑函数实现逻辑函数2021/9/1720PAL器件组合输出结构2021/9/1721PAL器件寄存器输出结构2021/9/17227.3.4 通用阵列逻辑器件(GAL)或阵列（固定）与阵列（可编程）一、特点一、特点可重复编程输出可重新组态二、结构图二、结构图2021/9/1723输出逻辑宏单元(OLMC)结构2021/9
9、/1724通用阵列逻辑器件GAL组态模式2021/9/1725专用组合输出及专用输入模式2021/9/1726三态控制组合输出模式2021/9/1727寄存器输出模式2021/9/1728u集成密度高集成密度高u宏单元组态灵活宏单元组态灵活l多触发器结构多触发器结构l异步时钟和时钟选择异步时钟和时钟选择l异步清零与异步予置异步清零与异步予置lI/O端口的复用功能端口的复用功能l乘积项共享阵列乘积项共享阵列u高速度、低功耗高速度、低功耗u高保密性高保密性7.3.5 CPLD/FPGA2021/9/1729FPGA/CPLD结构结构l二维的逻辑块阵列（逻辑单元）二维的逻辑块阵列（逻辑单元）l可编程
10、的输入可编程的输入/输出单元输出单元l可编程的互连资源可编程的互连资源2021/9/1730MAX7000结构框图结构框图2021/9/1731MAX结构框图结构框图2021/9/1732宏单元宏单元2021/9/1733FLEX10K逻辑结构逻辑结构2021/9/1734FLEX10K逻辑单元逻辑单元LE2021/9/1735FLEX10K I/OE2021/9/1736FLEX10K嵌入式阵列块嵌入式阵列块EAB2021/9/1737Cyclone结构结构图图2021/9/1738Cyclone逻辑单元逻辑单元LE2021/9/1739Cyclone LAB2021/9/1740Cyclo
11、ne IOE2021/9/1741Cyclone CLOCK2021/9/1742FPGA与与CPLD的比较的比较lCPLD:逻辑宏单元规模大逻辑宏单元规模大Pin to Pin延迟时间可预测延迟时间可预测非易失性（非易失性（Flash、E2CMOS）保密性好）保密性好互联资源有限（集中）互联资源有限（集中）功能密度低功能密度低lFPGA:逻辑功能块规模小，资源可充分利用逻辑功能块规模小，资源可充分利用Pin to Pin延迟时间不预测延迟时间不预测易失性（易失性（SRAM）保密性差）保密性差互联资源丰富（分布式、全局，长线，短线）互联资源丰富（分布式、全局，长线，短线）功能密度高功能密度高2
12、021/9/1743FPGA/CPLD芯片选型参考芯片选型参考lCPLD or FPGAlAltera or XilinxlAlteraCyclone系列系列CycloneII系列系列Stratix系列系列StratixII系列系列MAXII系列系列lXilinxSpartan3系列系列Virtex系列系列2021/9/1744FPGA/CPLD的配置与下载的配置与下载方式方式典型应用典型应用主动串行主动串行(AS)串行配置芯片串行配置芯片EPCSJTAGCPLD、FPGA被动串行被动串行(PS)CPU、FPGA下载电缆：下载电缆：ByteBlaster （MV）并口下载电缆）并口下载电缆MasterBlaster USB下载电缆下载电缆2021/9/1745AS 配置图配置图2021/9/1746AS 配置接口配置接口2021/9/1747JTAG编程编程2021/9/1748JTAG配置接口配置接口2021/9/1749JTAG配置串行器件配置串行器件2021/9/1750被动串行配置方式被动串行配置方式2021/9/1751EPC2配置配置FPGA2021/9/1752