数字电子技术课件.ppt

《数字电子技术课件.ppt》由会员分享，可在线阅读，更多相关《数字电子技术课件.ppt（336页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、,数字电子技术基础,第1章 数字电路的基础知识,1.1 数字电路的基础知识1.2 基本逻辑关系1.3 逻辑代数及运算规则 1.4 逻辑函数的表示法1.5 逻辑函数的化简,1.1 数字电路的基础知识,数字信号和模拟信号,电子电路中的信号,模拟信号,数字信号,幅度随时间连续变化的信号,例：正弦波信号、锯齿波信号等。,幅度不随时间连续变化,而是跳跃变化,计算机中,时间和幅度都不连续,称为离散变量,模拟信号,数字信号,引言,模拟电路与数字电路的区别,1、工作任务不同：,模拟电路研究的是输出与输入信号之间的大小、相位、失真等方面的关系；数字电路主要研究的是输出与输入间的逻辑关系（因果关系）。,模拟电路中

2、的三极管工作在线性放大区,是一个放大元件；数字电路中的三极管工作在饱和或截止状态,起开关作用。,因此，基本单元电路、分析方法及研究的范围均不同。,2、三极管的工作状态不同：,模拟电路研究的问题,引言,基本电路元件:,基本模拟电路:,数字电路研究的问题,基本电路元件,引言,基本数字电路,基本逻辑关系 与 ( and ) 或 (or ) 非 ( not ),1.2 基本逻辑关系,1.与逻辑关系,规定: 开关合为逻辑“1” 开关断为逻辑“0” 灯亮为逻辑“1” 灯灭为逻辑“0”,真值表特点: 任0 则0, 全1则1,一、“与”逻辑关系和与门,与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发

3、生（成立）。,2.二极管组成的与门电路,0.3V=逻辑0, 3V=逻辑1 此电路实现“与”逻辑关系,与逻辑运算规则 逻辑乘,3.与逻辑关系表示式,Y= AB = AB,基本逻辑关系,0 0=0 0 1=01 0=0 1 1=1,二、“或”逻辑关系和或门,或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。,1、 “或”逻辑关系,特点:任1 则1, 全0则0,真值表,基本逻辑关系,2、二极管组成的“或”门电路,0.3V =逻辑0, 3V =逻辑1此电路实现“或”逻辑关系。,0 0 00 1 11 0 11 1 1,基本逻辑关系,或逻辑运算规则 逻辑加,3.或逻辑关系

4、表示式,Y=A B,基本逻辑关系,0+0=0 0+1=11+0=1 1+1=1,三、“非”逻辑关系与非门,“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。,特点: 1则0, 0则1,1、“非”逻辑关系,基本逻辑关系,2、非门电路-三极管反相器,三极管反相器电路实现“非”逻辑关系。,非门表示符号:,基本逻辑关系,非逻辑 逻辑反,3.非逻辑关系表示式,四、基本逻辑关系的扩展,将基本逻辑门加以组合，可构成“与非”、“或非”、“异或”等门电路。,1、与非门,2、或非门,真值表特点: 相同则0, 不同则1,3、 异或门,用基本逻辑门组成异或门,异或门,门电路小

5、结,门电路小结,1.3 逻辑代数及运算规则,数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1。,乘运算规则:,加运算规则:,1、逻辑代数基本运算规则,非运算规则:,0+0=0 ，0+1=1 ，1+0=1，1+1=1,00=0 01=0 10=0 11=1,2.逻辑代数运算规律,交换律: A+B = B+A AB=BA,结合律: A+B+C=(A+B)+C=A+(B+C) ABC=(AB)C=A(BC),逻辑代数的基本运算规则,逻辑代数的基本运算规则,分配律: A(B+

6、C)=AB+AC A+BC=(A+B)(A+C),求证: （分配律第2条） A+BC=(A+B)(A+C),证明:,右边 =(A+B)(A+C),=AA+AB+AC+BC ; 分配律,=A +A(B+C)+BC ; 结合律,AA=A,=A(1+B+C)+BC ; 结合律,=A 1+BC ; 1+B+C=1,=A+BC ; A 1=1,=左边,吸收规则,原变量吸收规则:,反变量吸收规则:,注: 红色变量被吸收掉！,A+AB =A,证明:,逻辑代数的基本运算规则,混合变量吸收规则:,证明:,逻辑代数的基本运算规则,反演定理（德摩根定理）,用真值表证明,1 1 1 0,0 0 0 1 1 0 1 1

7、,1 1 1 0,证明:,逻辑代数的基本运算规则,一、逻辑函数的表示方法,四种表示方法,卡诺图,1.4 逻辑函数的表示法,真值表,逻辑函数的表示方法,一输入变量，二种组合,二输入变量，四种组合,三输入变量，八种组合,真值表（四输入变量）,逻辑函数的表示方法,四输入变量，16种组合,将真值表或逻辑函数式用一个特定的方格图表示，称为卡诺图。,最小相: 输入变量的每一种组合。,卡诺图的画法：（二输入变量）,逻辑函数的表示方法,输入变量,卡诺图,卡诺图的画法（三输入变量）,逻辑函数的表示方法,输入变量,四输入变量卡诺图,有时为了方便，用二进制对应的十进制表示单元格的编号。单元格的值用函数式表示。,F(

8、 A , B , C )=( 1 , 2 , 4 , 7 ),F(A,B,C,D)=(0,2,3,5,6,8,9,10,11, 12,13,14,15),二、逻辑函数四种表示方式的相互转换,1、逻辑电路图逻辑代数式,AB,2、真值表卡诺图,二变量卡诺图,四种表示方式的相互转换,真值表,3、真值表、卡诺图逻辑代数式,方法:将真值表或卡诺图中为1的项相加,写成 “与或式”。,四种表示方式的相互转换,1.5 逻辑函数的化简,1.5.1 利用逻辑代数的基本公式化简,例1：,结论: 异或门可以用4个与非门实现,例2: 证明,异或门可以用4个与非门实现,例3,例4,适用输入变量为3、4个的逻辑代数式的化简

9、；化简过程比公式法简单直观。,3）每一项可重复使用，但每一次新的组合，至少包含一个未使用过的项，直到所有为1的项都被使用后化简工作方算完成。,1）上、下、左、右相邻 （n=0,1,2,3)个项，可组成一组。,2）先用面积最大的组合进行化简，利用吸收规则，可吸收掉n个变量。,用卡诺图化简的规则： 对于输出为1的项,1.5.2 利用卡诺图化简,4）每一个组合中的公因子构成一个“与”项，然后将所有“与”项相加，得最简“与或”表示式。5）无所谓项当“1”处理。,用卡诺图化简规则（续）,例1,Y=A+B,或门,A,B,例2,用卡诺图化简,F=(A,B,C,D)= (0,2,3,5,7,8,9,10,11

10、,12,13，14,15),用卡诺图化简,例3,例4：,首先: 逻辑代数式卡诺图,1,1,例5：已知真值表如图，用卡诺图化简。,化简时可以将无所谓状态当作1或 0，目的是得到最简结果。,F=A,第2章 组合逻辑电路,2.1 TTL集成门电路2.2 其它类型的TTL门电路,2.3 组合逻辑电路的分析2.4 组合逻辑电路的设计2.5 集成组合逻辑电路,TTL 晶体管-晶体管逻辑集成电路,集成门电路,MOS 金属氧化物半导体场效应管集成电路,2.1.1 TTL与非门的基本原理,2.1 TTL集成门电路,1. 任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,T2、T5截止,uo=5-uR

11、2-ube3-ube43.4V 高电平！,电位被嵌在2.1V,全反偏,1V,2. 输入全为高电平（3.4V）时或输入全甩空,T2、T5饱和导通,uo =0.3V输出低电平,输入甩空，相当于输入“1”,与非门表示符号,逻辑表示式,如：TTL门电路芯片（四2输入与非门，型号74LS00 ),地GND,TTL门电路芯片简介,外形,电源VCC（+5V）,4、常用TTL逻辑门电路,2.2.2 TTL门电路的主要技术参数,1) 输出高电平、低电平,高电平: 3.4V-4V 以上,低电平: 0.3V-0.4V以下,2) 阈值电压： UTH=1.4V,高电平,3) 扇出系数: N =10,TTL门电路的主要参

12、数,扇出系数 输出端允许驱动的门电路的最大数目。,输入A、B波形如图所示, 请画出与非门的输出（Y）波形。,A,B,Y,课堂练习:,2.2 其它类型的TTL门电路,1. 集电极开路的与非门（OC门）,输入全1时，输出=0；输入任0时，输出悬空,应用时输出端要接一上拉负载电阻 RL 。,OC门可以实现“线与”功能。,分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。,F=F1F2F3,负载电阻RL和电源 UCC可以根据情况选择。,2. 三态门,E 控制端,一、结构,二、工作原理,(1) 控制端E=0时的工作情况：,(2) 控制端E=1时的工作情况,功能表,三、三态门

13、的符号及功能表,功能表,三态门主要作为TTL电路与总线间的接口电路。,四、三态门的用途,工作时，E1、E2、E3分时接入高电平。,2.3 组合逻辑电路的分析,特点:某一时刻的输出状态仅由该时刻电路的输入信号决定, 而与该电路在此输入信号之前所具有的状态无关。,组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,例1：,组合逻辑电路的分析,组合逻辑电路的分析,例2：,本图功能：二选一电路。,M=0时：门1输出恒为1， A信号被拒之门外。,2.4 组合逻辑电路的设计,方法步骤:,根据题意列真值表,例1: 交通灯故障监测逻辑电路的设计。,红灯R黄灯Y绿灯G,单独亮正常,黄、绿同时亮正

14、常,其他情况不正常,组合逻辑电路的设计,2、卡诺图化简,3、写最简逻辑式,设：灯亮为“1”，不亮为“0”，正常为“0”，不正常为“1”。,例1,4、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,组合逻辑电路的设计例1,5、用与非门构成逻辑电路,组合逻辑电路的设计例1,例2,设计一个三人表决逻辑电路，要求: 三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L1，不通过L0。用与非门实现。,组合逻辑电路的设计,2、用画卡诺图化简,L= AC + BC + AB,3、 写出最简“与或”式,组合逻辑电路的设计,1、列真值表,4、用与非门实现逻辑电路,组

15、合逻辑电路的设计例2,2.4 集成组合逻辑电路,2.4.1 数据选择器,2.4.2 七段显示译码器,2.4.3 译码器,2.4.4 加法器,2.4.1 数据选择器,集成组合逻辑电路,从多个数据中选择出一个选择，也叫多路转换器,其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。,1、2选1数据选择器,输入数据,输出数据,控制信号,集成化,型号:74LS157,数据选择器,2、4选1数据选择器(集成电路型号:74LS153),4选1数据选择器,TTL集成电路：双4选1数据选择器,型号:74LS153（国产T1153-T4153),2.4.2 七段显示译码器,显示译码器,用于将数字仪表、计

16、算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。,二进制数（8421码）,显示译码器,组成：用0和1两个数字组成， 逢二进一,二进制数（8421码）,每一位上的1所代表的十进制数的大小称为权重,例：十进制数 1 1 1 1,1103+1102+1101+1100=11000+1100+110+11=1111,例：二进制数 1 1 1 1,123+122+121+120=18+14+12+11=15,四位二进制数，每位的权重分别为8、4、2、1，所以称为8421码,二十进制（BCD码）,显示译码器,用4位二进制数0000-1001分别代表十进制数0-9，称为二十进制数，又称为BC

17、D码（Binary Coded Decimal）,Ya-Yg: 控制信号高电平时,对应的LED亮低电平时,对应的LED灭,发光二极管,显示译码器,1）二-十进制显示译码器,-七段数码管显示译码器,A3-A0: 输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,七段显示译码电路真值表,七段显示译码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0

18、1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,无所谓项当1处理,先设计输出Ya的逻辑表示式及电路图,以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。,将此电路图集成化，得到七段显示译码器的集成电路74LS48（国产型号：T339）,七段数码管显示译码器,控制端,七段数码管显示译码器

19、,控制端功能,七段数码管显示译码器,七段显示译码器74LS48与数码管的连接,此三控制端不用时，通过电阻接高电平。,BCD码,2.4.3 译码器,用途: 计算机中的地址译码电路,常用类型:,2线 4线译码器 型号: 74LS1393 线 8线译码器 型号: 74LS1384 线 16线译码器 型号: 74LS154,(1) 2 线 4线译码器,同理写出其他输出量的逻辑式,74LS139,(2) 3线8线译码器（74LS138）,(逻辑电路设计略,设计方法同24译码器),(3) 4线16线译码器（74LS154）,(逻辑电路设计略,设计方法同24译码器),译码器的应用举例:,(1) 模拟信号多路

20、转换的数字控制,输入模拟电压,模拟电子开关,u0,u1,u2,u3,u,输出模拟电压,数字控制信号,(2) 计算机中存储器单元及输入输出接口的寻址,0单元,1单元,2单元,3单元,控制门,控制门,控制门,控制门,译码器,A1,A0,或接口单元存储器单元,计算机 中央控制 单元 (CPU),数据线,地址线,单元选择线,地址线数n 寻址范围(可选择的单元数) n 2 3 4 16 (单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK),2.4.4 加法器,(1) 半加器,半加器逻辑电路图,(2) 全加器,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,F

21、n = Cn (An Bn),C n+1 = AnBn+Cn(An Bn),全加器逻辑函数式,Fn = Cn (An Bn),C n+1 = AnBn+Cn(An Bn),由2个半加器构成一个全加器,用4个全加器构成一个4 位二进制加法器,74LS83,本课应重点掌握的内容,1. 掌握组合逻辑电路设计的步骤，并能设计给定 逻辑功能的逻辑电路，用与非门实现，最多输 入变量个数4个。2. 理解课上所讲的各种数字集成组合逻辑电路的 设计方法。,第4章 时序逻辑电路,4.1 触发器 R-S触发器 D触发器4.2 寄存器,第4章 时序逻辑电路,4.1 触发器,4.1.1 R-S触发器,RD RESET直

22、接复位端,S D SET直接置位端,1. 基本的R-S触发器组成：用2个与非门(或或非门)构成,R-S触发器真值表,0,1,1,1,0,0,RD=0同时SD=1时, Q=0。故RD称为复位端,或称为清0端,R-S触发器真值表,0,1,1,1,0,0,SD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端,R-S触发器真值表, 指R、S从01或10变成11时,输出端状态不变,1,1,1,1,0,0,R-S触发器真值表, 指RD、SD同时从00变成11时, 输出端状态不定,0,0,1,1,1,1,R-S触发器真值表, 指RD、SD同时从00变成11时, 输出端状态不定,0,0,0,0,R

23、-S 触发器特点:,(2) 可触发使之翻转 (使RD、SD之一为0时可翻转).,(3) 具有记忆功能(RD、SD都为1时，保持原来状态).,R-S触发器应用举例: 单脉冲发生器,R-S触发器应用举例: 单脉冲发生器,R-S触发器应用举例: 单脉冲发生器,正脉冲,负脉冲,2. 时钟控制电平触发的R-S触发器,触发器功能表,R、S控制端,CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持,时钟控制电平触发的R-S触发器(续),时钟控制 只有CP=1时,输出端状态才能改变,电平触发 在CP=1时,控制端R、S的电

24、平(1或0)发生变化时,输出端状态才改变,用途: D触发器和J-K触发器的内部电路,4.1.2 D触发器,1. 时钟控制电平触发的D触发器,D,其他两种情况不会出现,时钟控制电平触发的D触发器,CP=1时, Q n+1=DCP=0时, 保持原状,D触发器具有数据记忆功能,时钟控制电平触发的D触发器,符号,2.维持阻塞型D触发器,符号,维持阻塞型D触发器的引脚功能,符号,D数据输入端,CP时钟脉冲,维持阻塞型D触发器的引脚功能(续),功能表,触发方式: 边沿触发 (时钟上升沿触发),功能表说明： 在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变,时钟下降沿触发的维持阻塞型D触

25、发器,功能表,功能表说明： 在CP下降沿时，Q等于D；在CP高电平、低电平和上升沿时，Q保持不变,3. 集成D触发器介绍,(1) 集成双D触发器74LS74,D触发器应用举例: 用D触发器 将一个时钟进行2分频.,CP,RD、SD不用时,甩空或通过4.7k的电阻吊高电平,频率FQ = FCP/2,用2个2分频器级联组成一个4分频器,1Q,2Q,F2Q =F1Q /2 = FCP/4,(2) 集成4D触发器74LS175,特点: 一个集成电路中有4个D触发器, 时钟CP公共, 清0端RD公共,集成4D触发器74LS175的应用举例抢答电路,(3) 集成8D触发器,内部有8个D触发器 Q输出 R公

26、共 CP公共,课堂练习,题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.,课堂练习(续),课堂练习(续),4.2寄存器,4.2.1 数码寄存器(并行寄存器),一个D触发器组成1位的数码寄存器,CP上升沿,Q =DCP高电平、低电平、 下降沿，Q不变,由D触发器组成，用于存放数码,由4D集成电路74LS175组成4位二进制数寄存器,数码寄存器(续),4位二进制数,数码寄存器(续),由8D集成电路74LS273组成8位二进制数寄存器,8位二进制数D7D0,数码寄存器用于计算机 并行输入/输出接口,D7D0,计算机CPU控制信号,计算机CPU

27、数据总线,输出接口,4.2.2 串行移位寄存器,1. 用D触发器组成的移位寄存器,Di,Q4,13.6 寄存器,13.6.2 串行移位寄存器,1. 用D触发器组成的移位寄存器,经4个CP脉冲,Di 出现在Q4上,Q1 Q2 Q3 Q4,由D触发器组成的串行移位寄存器功能表,循环移位寄存器,经4个CP脉冲循环一周,既具有串行输入又具有并行输入的移位寄存器,1 0 1 0,0,1,1,1,0,1,R=1S=0Q1=1,R=1S=0Q3=1,R=1S=1Q2不变,R=1S=1Q4不变,1,4.2.3 集成电路双向移位寄存器(74LS194),右移串入数据,时钟,左移串入数据,双向移位寄存器74LS1

28、94的功能,用双向移位寄存器74LS194组成节日彩灯控制电路,MB=0,MA=1右移控制,Q=0时LED亮,清0按键,本课小结,1. 触发器类型,(1)基本R-S触发器,(2)时钟控制电平触发R-S触发器,(3)CP电平触发D触发器,(4) CP上升沿触发维持 阻塞型 D触发器,触发器类型(续),2. 重点掌握的内容,(1) 基本的R-S触发器电路图及真值表,(2) 维阻型D触发器符号,外部功能,(3) 会分析用D触发器构成的移位寄存 器的输出端的变化状态,第4章 时序逻辑电路,4.3 计数器,4.1 触发器 4.1.3 J-K触发器,1. 维持阻塞型J-K触发器（边沿触发） 类型及符号,有

29、2种类型:,CP上升沿触发,CP下降沿触发,4.1.3 J-K触发器,维持阻塞型J-K触发器 (续),R复位端 S置位端 R=0,S=1时Q=0 R=1,S=0时Q=1正常工作时 R=1,S=1,R、S端功能,CP下降沿触发的J-K触发器的R、S功能相同,J、K控制端的功能,CP上升沿触发,维持阻塞型J-K触发器(续),CP 下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发,用J-K触发器构成2分频器,当JK=11时，在CP上升沿翻转,FQ = FCP/2,RS,JK甩空或通过4.7k的电阻接高电平,2个2分频器级联组成4分频器,F2Q = FCP/4,当JK=11时，在CP下降沿

30、翻转,用CP下降沿触发的J-K触发器构成2分频器,2. 主从型J-K触发器,符号,在CP上升沿时,接收J、K 信息,Q不变化,在CP下降沿时,根据接收到的J、K信息，Q变化,主从型JK触发器工作波形图举例,置1,清0,翻转,翻转,接收JK信号,Q状态转变,有多个J、K控制端的J-K触发器,触发器课堂练习,题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.,触发器课堂练习(续),维-阻型J-K触发器,主从型J-K触发器,4. 3计数器,4.3.1 二进制计数器,二进制数: 用0和1两个数字表示, 加1计数,逢2进1,二进制数,4位二进制数:

31、 Q3 Q2 Q1 Q0,位数: 3 2 1 0,8 4 2 1,相当于十进制数: 8Q3+4Q2+2Q1+1Q0,例: Q3Q2Q1Q0=1010B =81+4 0+2 1+1 0 =10D,4位二进制表示的最大数为: 1111B=8+4+2+1=15D=,8位二进制表示的最大数为: 11111111B=,16位二进制表示的最大数为:,二进制数所表示数的范围:,4位二进制加法计数器状态转换表,要求: 每来一个CP,计数器加1,1. 异步二进制加法计数器,用触发器组成计数器,CP上升沿触发,例: 用维阻型J-K触发器组成异步二进制加法计数器,由JK=11控制触发器翻转计数,用4个维阻型J-K触

32、发器组成 4位异步二进制加法计数器,清0脉冲,进位脉冲,4位异步二进制加法计数器时序图,异步: 各触发器不同时翻转, 从低位到高位依次翻转,CP的上升沿Q0翻转,4位异步二进制加法计数器状态转换表,每16 个CP 循环一周,2. 同步二进制加法计数器,同步: 每个触发器都用同一个CP触发，要翻转时同时 翻转,设计方法: 用低位的Q控制高位的J、K，决定其翻转还是不翻转。 JK00时，不翻转(保持原状) JK11时，翻转,分析状态转换表，找出控制规律：,(1) Q0的翻转： 每来一个CP，Q0翻转 一次,(2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次,(3) Q2的翻转: Q1

33、Q0=11时,再来一个 CP,Q2翻转一次,(4) Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次,同步二进制加法计数器设计,用维阻型J-K触发器,(1) Q0的翻转： 每来一个CP，Q0翻转 一次,(2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次,(3) Q2的翻转: Q1Q0=11时,再来一个 CP,Q2翻转一次,JK=11,J,K=Q0,J,K=(Q1Q0),(4) Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次,J,K=(Q2Q1Q0),同步二进制加法计数器,同步二进制加法计数器的波形图与异步二进制加法计数器的画法相同,状态转换表也相同，

34、但是.,波形图,4位同步二进制加法计数器,时序图,而异步计数器各触发器翻转时刻不同,低位的领先,高位的迟后,延迟时间为纳秒(ns)级,十进制数用09十个数字表示,而数字电路中使用二进制,所以须用二进制数给十进制数编码,4.3.2 十进制计数器,编码方法: 用4位二进制数表示1位十进制数, 称为二十进制编码, 又称BCD码 ( BCDBinary Coded Decimal ) 二进制数用8421码,十进制数: 用0 9 共十个数字表示所以,用十个4位二进制数表示09,十进制数的编码方法,例: 3位十进制数: 100, 用BCD码表示,1,0,0,异步十进制加法计数器设计(用下降沿触发的维阻型J

35、-K触发器),异步十进制加法计数器设计(用下降沿触发的维阻型J-K触发器),分析状态转换表,找出JK控制规律:,10 1 0 1 0,Q2Q1=00时,Q3被清成0,异步十进制加法计数器设计(用下降沿触发的维阻型J-K触发器),十进制加法计数器状态转换表,每10个CP循环一周,异步十进制加法计数器,Q3由1变成0时，向十位数送一个进位脉冲，使十位数计一个数，同时个位数全变成0000,14.3.4 数字集成电路计数器,常用数字集成电路计数器芯片举例:,74LS160 4位同步十进制加法计数器，直接清除74LS161 4位同步二进制加法计数器，直接清除74LS162 4位同步十进制加法计数器，同步

36、清除74LS163 4位同步二进制加法计数器，同步清除,74LS190 4位同步十进制加/减法计数器74LS191 4位同步二进制加/减法计数器74LS192 4位同步十进制加/减法计数器，带清除74LS193 4位同步二进制加/减法计数器，带清除,1. 集成计数器74LS90 (国产T4290)的逻辑结构及功能,74LS902分频和5分频的十进制计数器,时钟,输出,控制信号,(下降沿触发),一位二进制计数器,三位五进制计数器,74LS90的功能（计数功能）,2分频器,(二进制计数器),(五进制计数器),5分频器,74LS90的功能(置9端、清0端的功能）,2. 由74LS90构成任意进制计数

37、器,(1)用一片74LS90组成BCD码异步十进制计数器,计数转换状态表如下:,用74LS90组成的异步十进制计数器 转换状态表,每一个CPA的下降沿,QA翻转一次,每一个QA的下降沿(10),QB翻转一次,(2) 用一片74LS90组成六进制计数器,CP,进位脉冲,计数脉冲,当QCQB=11时,将输出清0,先接成十进制计数器,(2) 用一片74LS90组成六进制计数器（续）,波形图,总结: 用一片74LS90设计N进制计数器的一般方法,第N个CP脉冲后,由输出端的“1”去控制清0端R0(1)、R0(2),将输出端全部清0,练习1: 下图是几进制计数器?,答: 8进制,输出端状态的变化范围:0

38、0000111,练习2: 下图是几进制计数器?,答: 7进制,练习3: 九进制计数器如何设计?,第9个CP脉冲后,QDQCQBQA=1001时,用QD 和QA的1去R0(1)、 R0(2)将输出清0,用一片74LS90设计九进制计数器,(3) 用2片74LS90组成100进制计数器,方法: 用2个十进制计数器级联,框图如下:,CP,计数脉冲,个位向十位的进位脉冲,个位,十位,详细电路图如下:,十进制计数器,十进制计数器,用2片74LS90组成100进制计数器,100进制计数器,计数范围: 0099,十位,个位,(4) 用2片74LS90组成24进制计数器,即用十位的QB 和个位的QC送R0(1

39、) 和 R0(2)，这样，计数范围变为 0023，即24进制计数器,用2片74LS90组成24进制计数器,计数范围为 0023,R0（1）、R0（2）同时为1，输出 清0,先接成100进制计数器,(5) 用2片74LS90组成37进制计数器,用2片74LS90组成37进制计数器,计数范围为 0036，即37进制计数器,问题: 1.如何用2片74LS90组成 1099任意进制的计数器? 2.如何用3片74LS90组成 100999任意进制的计数器?,1.电子表电路,CP为秒脉冲(周期为1秒),秒显示0059秒,分显示0059分,小时显示0023小时,显示译码器,数码管,74LS90计数器,4.3

40、.5计数器应用举例,CP秒脉冲的产生,由D触发器构成的2分频器,2. 数字频率计可测量一个数字信号ux的频率,显示译码器,数码管,&,1秒内计数的个数即为信号频率,问题二片74LS90级联能测的最高信号频率是多少？若信号频率在10000Hz以内，那么需要几片74LS90？,本课重点,1. J-K触发器的符号及功能,2. 会分析用J-K触发器组成的加法计数器的计数状态,3. 会设计用2片74LS90（T4290）构成100以内的任意进制计数器,第7章 数模变换器（DAC）、模数变换 器（ADC） 7.1 D/A变换器 7.2 A/D变换器 7.3 计算机数据采集简介,引言,模拟信号数字信号： A

41、/D转换器 (ADCAnalog Digital Converter),数字信号模拟信号： D/A转换器 (DAC Digital Analog Converter),引言(续): A/D转换器、D/A转换器的应用,计算机进行各种数字处理（如滤波、计算）、数据保存、打印等,显示器显示字符、曲线、图形、图象等,7.1 D/A 转换器,(1) D/A功能: 将数字量成正比地转换成模拟量,7.1.1 D/A转换器原理,D/A 功能(续),(2) D/A的组成 由三部分电路组成, 电阻网络 模拟电子开关 求和运算放大器,D/A的组成(续),输出模拟电压,S0S3:模拟电子开关D=0, S倒向地D=1,

42、 S倒向VREF,电阻网络,求和运算放大器,当D3D2D1D0=0000时,S3S2S1S0都倒向地,UO=0V,(3) D/A转换原理,当D3D2D1D0=0000时,D/A转换原理(续),当D3D2D1D0=1000时,S2S1S0都倒向地，S3倒向VREF,UO=-VREF/2,当D3D2D1D0=1000时,D/A转换原理(续),当D3D2D1D0=0100时,S3S1S0都倒向地S2倒向VREF,当D3D2D1D0=0100时,UO=-VREF/4,D/A转换原理(续),同理可推导，当D3D2D1D0=0010时， UO= VREF/8 当D3D2D1D0=0001时， UO= VREF/16,D/A转换原理(续),根据叠加原理: UO= (D3VREF/21+ D2VREF/22 + D1VREF/23 + D0VREF/24 ) = (D3/21+ D2/22 + D1/23 + D0/24 ) VREF = (VREF /24) (23 D3 + 22 D2+ 21 D1 + 20 D0),UO = (VREF /24) (23 D3 + 22 D2+ 21 D1 + 20 D0),D/A转换原理(续),