《《组合电路复习题》word版.doc》由会员分享，可在线阅读，更多相关《《组合电路复习题》word版.doc（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、*4组合逻辑电路193*多选题3A1311-188051. 用门电路进行组合逻辑电路设计可能进行的步骤有( )。 A列真值表和写出逻辑函数式 B逻辑函数化简与转换 C画出状态转换图 D画出逻辑图1. ABD2. 用中规模集成电路进行组合逻辑电路设计主要有( )。 A电路功能全选用 B电路功能部分选用 C电路功能扩展使用 D电路功能改动使用2. ABCD3. 组合逻辑电路在电路结构上的特点是( )。 A只含有门电路 B不含反馈电路 C可以有触发器 D不含存储单元3. ABD4. 下列电路中，属于组合逻辑电路的有( )。 A触发器 B编码器 C数据选择器 D寄存器4. BC5. 下列电路中，不属于
2、组合逻辑电路的有( )。 A全加器 B计数器 C数据选择器 D寄存器5. BD6. 对用门电路组成的组合电路进行分析可能进行的步骤有( )。 A从输入出发逐级写出各门电路的输出表达式直至写出逻辑函数的表达式 B对各输出函数表达式进行化简与转换 C列出各逻辑函数的真值表 D从真值表分析出相应的逻辑功能6. ABCD7. 要设计一个两位二进制数值比较器可能的方案有( )。 A用门电路来实现 B改用模拟电路 C用四位二进制数值比较器改接 D用其它中规模集成电路如译码器改接7. ACD8. 对一个3线-8线译码器正确的叙述是( )。 A它有3个主要输入端 B它有8个主要输入端 C它是二进制译码器 D同
3、一时间只有一个输出端是有效的8. ACD9. 对一个全加器正确的叙述是( )。 A三个输入端任意交换不影响电路的功能 B不作任何改动就可当作全减器使用 C对低位进位端接0就变成了半加器 D两个输出端可以交换9. AC10. 组合逻辑电路的特点有( )。 A具有“记忆”功能 B任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态无关 C任何时刻的输出，与当时的输入状态组合及电路过去的状态有关 D不具有“记忆”功能10. BD11. 消除竞争-冒险现象的方法有: ( )等方法。 A接入滤波电容 B引入封锁脉冲 C引入选通脉冲 D修改逻辑设计11. ABCD单选题1023A2383-1881
4、61. 在二进制译码器中，若输入有4位代码，则输出有( )信号。 A2个 B4个 C8个 D16个1. D2. 用高电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A与非门 B或非门 C与门 D或门2. D3. 用低电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A与非门 B或非门 C与门 D或门3. A4. 在下列电路中，只有( )属于组合逻辑电路。 A触发器 B计数器 C数据选择器 D寄存器4. C5. 在组合逻辑电路的常用设计方法中，可以用( )来表示逻辑抽象的结果。 A真值表 B状态表 C状态图 D特性方程5. A6. 组合逻辑电路的竞争冒险是由于( )引起的。 A
5、电路不是最简 B电路有多个输出 C电路中存在延迟 D电路使用不同的门电路6. C7. 能实现从多个输入端中选出一路作为输出的电路称为( )。 A触发器 B计数器 C数据选择器 D译码器7. C8. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为( )。 A编码器 B译码器 C全加器 D半加器8. C9. 只考虑本位数而不考虑低位来的进位的加法称为( )。 A全加 B半加 C全减 D半减9. B10. 用来判断电路全部输入中“1”的个数奇偶性的电路称为( )。 A触发器 B计数器 C数据选择器 D奇偶校验器10. D11. 用代码代表特定信号或者将代码赋予特定含义的过程称为( )。 A
6、译码 B编码 C数据选择 D奇偶校验11. B12. 把代码的特定含义翻译出来的过程称为( )。 A译码 B编码 C数据选择 D奇偶校验12. A13. 如需要判断两个二进制数的大小或相等，可以使用( )电路。 A译码器 B编码器 C数据选择器 D数据比较器13. D14. 半导体数码管的每个显示线段都是由( )构成的。 A灯丝 B发光二极管 C发光三极管 D熔丝14. B15. 在各种显示器件中，( )的功耗是最小的。 A荧光数码管 B半导体数码管 C液晶显示器 D辉光数码管15. C16. 下列电路中属于组合逻辑电路的有( )。 A全加器 BJK触发器 C寄存器 D计数器16. A17.
7、下列电路中属于组合逻辑电路的有( )。 AJK触发器 B译码器 C寄存器 D计数器17. B18. 从结构看，组合逻辑电路由门电路构成，不含( )，也不含反馈电路，信号从输入开始单向传输到输出。 A记忆电路 B脉冲电路 C电容 D电感18. A19. 从结构看，组合逻辑电路由门电路构成，不含记忆电路，也不含( )，信号从输入开始单向传输到输出。 A脉冲电路 B反馈电路 C触发器 D三态门19. B20. 组合逻辑电路是指任何时刻电路的输出由当时的( )决定。 A输出 B输入和输出共同 C输入 D状态20. C21. 用文字、符号或者数码表示特定对象的过程，叫做( )。 A译码 B输入 C输出
8、D编码21. D22. 将十进制数的十个数字编成二进制代码的过程叫( )。 A二进制编码 B奇偶校验编码 C莫尔斯编码 D二十进制编码(或BCD编码)22. D23. 在几个信号同时输入时，只对优先级别最高的进行编码叫( )。 A优先编码 BASCII编码 C贝尔编码 D莫尔斯编码23. A24. 把代码的特定含义翻译出来的过程叫( )。 A编码 B全译码 C译码 D莫尔斯译码24. C25. 把代码的特定含义翻译出来的过程叫译码；n位二进制译码器工作时只有( )个输出有效。 An-1 B2的n次方 Cn D125. D26. 两个1位二进制数相加叫做( )。 A半加 B全加 C超前进位相加
9、D逐位相加26. A27. 两个同位的加数以及来自低位的进位三者相加叫做( )。 A半加 B全加 C逐位相加 D超前进位相加27. B28. 从若干输入数据中选择一路作为输出的电路叫( )。 A数据分配器 B编码器 C数据选择器 D译码器28. C29. 当输入信号改变状态时，输出端可能出现过渡干扰脉冲的现象叫( )。 A错码 B校验错 C竞争 D竞争冒险29. D30. 当有两个输入信号同时改变状态的现象叫( )。 A错码 B校验错 C竞争 D竞争冒险30. C31. 异或逻辑门完成的运算也称为( )。 A模2加 B与或 C与非 D或非31. A32. 将5个“1”异或起来得到的结果为( )
10、。 A不定 B1 C D1111132. B33. 将4个1异或的结果是( )。 A不定 B1 C D111133. C34. 如果A和B异或的结果是C，则A和C异或的结果为( )。 AA BB CC D134. B35. 如果A和B异或的结果是C，则B和C异或的结果为( )。 AA BB CC D135. A36. 一个二进制编码器若需要对12个输入信号进行编码，则要采用( )位二进制代码。 A5 B12 C3 D436. D37. 5变量输入译码器，其译码输出信号最多可有( )个。 A32 B5 C31 D1037. A38. 输出高电平有效的4线16线译码器的输入,ABCD=1010时，
11、输出Y15Y0=( )。 A0000000000100000 C000000000000101038. B39. 全加器与半器的区别是( )。 A全加器、半加器都要考虑低位来的进位 B半加器要考虑低位来的进位，全加器则不需要考虑 C全加器、半加器都不用考虑低位来的进位 D全加器要考虑低位来的进位，半加器则不需要考虑39. D40. 对于高电平是输出有效电平的译码器，每个输出都是对应输入( )。 A最小项的非 B最大项 C最小项 D最大项的非40. C41. 用高电平是输出有效电平的译码器实现组合逻辑电路时，还需要增加( )。 A与门 B或非门 C与非门 D或门41. D42. 对于低电平是输出
12、有效电平的译码器，每个输出都是( )。 A对应的最小项 B对应的最大项 C对应最小项的非 D对应最大项的非42. C43. 用低电平是输出有效电平的译码器实现组合逻辑电路时，还需要增加( )。 A非门 B与门 C或非门 D与非门43. D44. 当输入变量中“1”的个数为奇数时，奇校验器的输出为( )。 A1 B C10 D不定44. A45. 当输入变量中“1”的个数为偶数时，奇校验器的输出为( )。 A1 B C不定 D0145. B46. 能将二进制代码转变成原来的含义的电路称为( )。 A译码器 B编码器 C数据选择器 D数据分配器46. A47. 优先编码器同时有两个输入信号时，是对
13、( )的输入信号编码。 A高电平 B低电平 C优先级别高 D随机选中47. C48. 24线译码器有( )。 A2条输入线，4条输出线 B4条输入线，2条输出线 C4条输入线，8条输出线 D8条输入线，2条输出线48. A49. 以下有关组合逻辑电路的特点，错误的是( )。 A电路中没有记忆单元 B结构上只能由门电路组成 C即存在输入到输出的通路又有从输出到输入的反馈回路 D在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关49. C50. 为了提高运行速度，通常采用( )。 A串行进位加法器B并行进位加法器 C串行并行进位加法器D超前进位加法器50. D51. 以下哪一些
14、不是液晶显示器的特点( )。 A响应速度快B显示不够清晰C功耗极小D工作电压低51. A52. 能将输入信号转变成二进制代码的电路称为( )。 A数据选择器B译码器C编码器D数据分配器52. C53. 普通编码器同时有两个输入信号时，将( )。 A对高电平信号编码 B对低电平信号编码 C随机选取一个信号编码D出现编码错误53. D54. 2-4线译码器有( )。 A2条输入线,4条输出线 B4条输入线,2条输出线 C4条输入线,8条输出线 D8条输入线,2条输出线54. A55. 半导体数码显示器的特点是( )。 A工作电压较高B工作电流大 C亮度低D工作可靠性差55. B56. 发光二极管可
15、以简称为( )。 ALCD BLED CELD DCLD56. B57. 消除竞争冒险的方法，不正确的是( )。 A选通法B增加冗余项法C加电阻法D滤波法57. C58. 竞争冒险的判断方法是( )。 A几何法B时序法C函数法D卡诺图法58. D59. 74LS152属于的是( )。 A16选1数据选择器 B单4选1数据选择器 C双4选1数据选择器 D8选1数据选择器59. D60. 产生竞争冒险现象的原因是由于( )。 A管子过热B外界干扰 C温度D信号在传输过程中的延迟60. D61. 在组合逻辑电路上，设置附加的控制，不可以( )。 A控制电路的工作状态 B作为输入信号的选通信号 C作为
16、输出信号的选通信号 D实现器件的扩展61. B62. 对于一个16选1的数据选择器，应有( )个地址输入端。 A1B4C8D1662. B63. 74LS151属于( )数据选择器。 A2选1B4选1C8选1D16选163. C64. 以下有关组合逻辑电路的特点，叙述不正确的是( )。 A有从输入到输出的通路B有从输出到输入的反馈回路 C电路中没有记忆单元D在结构上只能由门电路组成64. B65. 当变量A，B，C取值为000和111时,输出Y为1,其他均为0. 因此它是一种能够判断( )。 A输入信号是否一致B输出信号是否一致 C输入信号是否为0D输出信号是否为065. A66. 用两片74
17、LS85级联可组成( )位的数值比较器。 A4B8C16D3266. B67. 编码器的输出为( )。 A二进制代码B十进制代码CASCII码 D任意进制代码67. A68. 将09十个十进制数转换为二进制代码的电路，叫( )编码器。 A4线2线B2线4线 C10线4线 D4线10线68. C69. 将4位BCD码的十组代码翻译成09十个对应的输出信号的电路,称为( )译码器。 A2线4线 B4线2线 C10线4线 D4线10线69. D70. 对一个8选1的数据选择器，应有( )个地址输入端。 A1 B2 C3 D870. C71. CT74LS138是( )。 A数据选择器B数据分配器C编
18、码器D译码器71. D72. CT74LS247是( )。 A编码器B译码器C液晶显示器D七段显示译码器72. D73. 数据选择器，又称为( )。 A开关选择器B多路选择开关C双路选择开关D数字过滤器73. B74. 组合电路的分析是指( )。 A已知逻辑图，求解逻辑表达式的过程B已知真值表，求解逻辑功能的过程 C已知逻辑图，求解逻辑功能的过程D已知真值表，求解逻辑表达式的过程74. C75. 组合逻辑电路的设计是指( )。 A 已知逻辑要求，求解逻辑表达式并画逻辑图的过程 B已知逻辑要求，列真值表的过程C已知逻辑要求，求解逻辑功能的过程 D已知逻辑要求，求解逻辑表达式75. A76. 二进
19、制编码器是指( )。 A 能够将若干个输入信号转换成其他的输出信号 B 能够将某个控制信息转换成给定的二进制数 C 能够将某个控制信息转换成给定的十进制数 D 能够将2的N次方个输入信号变成N位二进制代码76. D77. 二-十进制编码器是指( )。 A 将二进制代码转换成09个数字B将09个数字转换成二进制代码的电路 C二进制和十进制电路D十进制电路77. B78. 二进制译码器是指( )。 A 将二进制代码转换成2的N次方个控制信息中特定的一个 B 将某个特定的控制信息转换成二进制数 C 将二进制代码转换成09个数字 D 具有以上三种功能78. A79. 半加器是指( )。 A两个同位的二
20、进制数相加B两个二进制数相加 C两个同位的十进制数相加D两个同位的二进制数和来自低位的进位三者相加79. A80. 全加器是指( )。 A两个同位的二进制数相加B两个同位的十进制数相加 C不带进位两个同位的二进制数相加D两个同位的二进制数和来自低位的进位三者相加80. D81. 组合电路的竞争冒险是指( )。 A 输入信号有干扰时，在输出端产生了干扰脉冲 B 输入信号改变状态时，输出端可能产生的虚假信号 C 输入信号不变时，输出端可能产生的虚假信号 D 输入信号有干扰时，在输入端产生了干扰脉冲81. B82. 下列( )方法可以消除组合电路的竞争冒险现象。 A输入状态不变B加精密的电源C加电感
21、D接滤波电容82. D83. 常用的中规模集成电路构成的组合逻辑部件没有( )。 A加法器B译码器C数据发生器D数据比较器83. C3B2319-188991. 用二进制代码表示有关对象的过程叫二进制编码；n位二进制编码器有( )个输入，有n个输出。 An-1 B2n Cn D2n 18942. B2. n位编码器有2n个输入，有n个输出；这样的编码过程叫( )。 A二进制编码 B二-十进制编码 CBCD编码 D奇偶校验编码18943. A3. 用二进制代码表示有关对象的过程叫二进制编码；n位二进制编码器有2n个输入，有( )个输出。 A2n B2n Cn Dn-118944. C4. 把代码
22、的特定含义翻译出来的过程叫译码；n位二进制译码器最多可有( )个输出。 A2n B2n Cn-1 Dn+118945. B5. 输出低电平有效的二十进制译码器的输入8421BCD码为0110时，其输出90为( )。 A0001000000 B0110000000 C1110111111 D000000011018946. C6. 下面逻辑电路的逻辑功能是( )。 A表决不通过，少数为1时值为1 B奇校验，三个变量中有奇数个1时值为1 C表决，多数为1时值为1 D偶校验，三个变量中有偶数个1时值为118947. B7. 下面逻辑电路所示的逻辑函数为 Y=( )。 AABC B CDA+B+C18
23、948. A8. 题图所示逻辑电路对应的功能是( )。 A偶校验器 B表决电路 C全加器,Y1是本位和,Y2是本位进位 D大小比较器18949. C9. 下面逻辑电路所示的逻辑函数为 Y1、Y2分别为( )。 A, AB+BC+AC BABC，ABC CA+B+C，AB+BC+AC DABC, AB+BC+AC18950. D10. 图示逻辑电路的功能是( )。 A二位同比较器,当A1A0=B1B0时Y为1 B二位大于比较器,当A1A0B1 B0时Y为1 C二位不同比较器,当A1A0B1B0时Y为1 D二位小于比较器,当A1A0B1B0时Y为1 C二位不同比较器,当A1A0B1B0时Y为1 D
24、二位小于比较器,当A1A0B1B0时Y为118953. C13. 下面逻辑电路所示的逻辑函数为 Y=( )。 A(A1+B1) (A0+B0) B(A1B1)+(A0B0) CA1B1+A0B0 DA1B1A0B018954. B14. 右图所示逻辑电路对应的逻辑函数为 Y=( )。 A B BAB CA DAB18955. C15. 右图所示逻辑电路的逻辑功能是( )。 A当A与B相同时Y为1 B一位小于比较器，当A小于B时Y为1 C当A与B不同时Y为1 D一位大于比较器，当A大于B时Y为118956. D16. 题图所示逻辑电路对应的逻辑函数为 Y=( )。 A B BA CAB DAB1
25、8957. A17. 下面逻辑电路对应的逻辑函数的功能是( )。 A当A大于B时Y为1 B当A小于B时Y为1 C当A与B不同时Y为1 D当A与B相同时Y为118958. B18. 为了使74LS138 3-8译码器6端输出为低电平，输入端A2A1A0应置( )。 A011 B110 C111 D00018959. B19. 试确定图示电路的输出逻辑状态。H和Z的输出分别为( )。 A1和1 B0和1 C1和0 D0和018960. C判断题453A3339-189181. 编码器是将有特定意义的输入数字信号，编成若干位二进制代码的组合逻辑电路。1. A2. 编码器是将十进制数转换成二进制代码的
26、组合逻辑电路。2. B3. 全加器是同时考虑低位的进位的一位加法器。3. A4. 全加器是能进行多位二进制运算的加法器。4. B5. 组合逻辑电路是其输出只和当时的输入有关而和电路过去的状态无关的数字电路。5. A6. 组合逻辑电路的特点是不含存储元件和反馈控制电路。6. A7. 组合逻辑电路是能处理数字信号的电子电路。7. B8. 数据选择器是从多个输入中选择一路作为输出的控制电路，也称多路开关。8. A9. 数据选择器是将一路输入信号输出到多路输出中的一路的控制电路。9. B10. 全加器是只能进行两个一位二进制数加法的组合逻辑电路。10. B11. 组合逻辑电路由门电路构成，不含记忆电路
27、，也不含反馈电路。11. A12. 组合逻辑电路是指任何时刻电路的输出仅由当时的输入决定。12. A13. n位二进制编码器有2的n次方个输入，有n个输出。13. A14. 将十进制数的十个数字编成二进制代码的过程叫BCD编码。14. A15. 在几个信号同时输入时，只对优先级别最高的进行编码叫优先编码。15. A16. 从若干输入数据中选择一路作为输出的电路叫数据选择器。16. A17. 将1999个“1”异或起来得到的结果为1。17. A18. 一个二进制编码器若需要对12个输入信号进行编码，则要采用4位二进制代码。18. A19. 5变量输入译码器，其译码输出信号最多应有32个。19.
28、A20. 全加器要考虑低位来的进位，半加器则不需要考虑。20. A21. 当输入变量中“1”的个数为奇数时，奇校验器的输出为1。21. A22. 组合逻辑电路由门电路和记忆电路组成。22. B23. 组合逻辑电路是指任何时刻电路的输出不仅由当时的输入决定, 还与电路原来的状态有关。23. B24. n位二进制编码器有n个输入，有2的n次方个输出。24. B25. 将十进制数的十个数字编成二进制代码的过程叫十进制编码。25. B26. 在几个信号同时输入时，普通编码器将会出现编码错误。26. A27. 将数据输出到多路中的一路的电路叫数据选择器。27. B28. 将8个“1”异或起来得到的结果为
29、1。28. B29. 一个二进制编码器若需要对4个输入信号进行编码，则要采用4位二进制代码。29. B30. 3变量输入译码器，其译码输出信号最多应有6个。30. B31. 半加器要考虑低位来的进位，全加器则不需要考虑。31. B32. 当输入变量中“1”的个数为奇数时，奇校验器的输出为0。32. B33. 竞争-冒险是门电路中两个输入信号同时向相反的逻辑电平跳变而在电路输出端可能产生尖峰脉冲的现象。33. A34. 竞争-冒险是门电路中两个输入信号同时向相反的逻辑电平跳变而在电路输出端产生尖峰脉冲的现象。34. B35. 集成的8-3线优先编码器74LS148输出是低电平有效，每个输出对应输
30、入变量的一个最小项。35. B36. 集成的3-8线译码器74LS138输出是低电平有效，每个输出对应输入变量的一个最小项。36. A37. 集成的3-8线译码器74LS138输出是低电平有效，8个输出是3变量的全部最小项。37. B38. 集成的双4-1线数据选择器74LS153输出是高电平有效，不用作任何改动就可作为8-1线数据选择。38. B39. 集成的双4-1线数据选择器74LS153有两个片选控制端, 它们分别用来控制对应的一个数据选择器工作。39. A3B336-189571. 逻辑电路如图所示,当A=0，B=1时，Y=1。 19000. B2. 集成的8-3线优先编码器74LS
31、148中的片选控制端为低电平时允许进行编码。19001. A3. 集成的8-3线优先编码器74LS148中的s是无信号扩展控制端, 当本片无有效输入信号时它输出0。19002. A4. 集成的8-3线优先编码器74LS148中的EX是有信号扩展输出端, 当本片有有效输入信号时它输出有效信号0, 因此它可用作扩展后的低位输出。19003. B5. 集成的3-8线译码器74LS138有3个片选控制端S1、2、3，它们的取值组合不为100时使电路工作。19004. B6. 集成的3-8线译码器74LS138有3个片选控制端S1、2、3，扩展使用时可分别担当信号输入端或继续担当扩展后片选端。19005
32、. A填空题243A5321-189631. 从结构看，组合逻辑电路由门电路构成，不含记忆电路，也不含_支路，信号从输入开始单向传输到输出。1. 反馈2. 组合逻辑电路是指任何时刻电路的输出仅由当时的_决定。2. 输入3. 用文字、符号或者数码表示特定对象的过程，叫做_。3. 编码4. 用二进制代码表示有关对象的过程叫_。4. 二进制编码5. 将十进制数的十个数字编成_进制代码的过程叫二-十进制编码或BCD编码。5. 二,26. 在几个信号同时输入时，只对优先级别最高的进行编码叫_。6. 优先编码7. 把代码的特定含义翻译出来的过程叫_。7. 译码8. 两个同位的数和来自低位的进位三者相加叫做
33、_。8. 全加9. 从若干输入数据中选择一路作为输出的电路叫_。9. 数据选择器10. 当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象叫_。10. 竞争-冒险11. 异或逻辑门完成的运算也称为_。11. 模2加12. 将789个“1”异或起来得到的结果为_。12. 113. 一个二进制编码器若需要对12个输入信号进行编码，则要采用_位二进制代码。13. 414. 5变量输入译码器，其译码输出信号最多应有_个。14. 3215. 输出高电平有效的3线8线译码器的输入,ABC=101时，输出Y7Y0中只有_值为1。15. Y5,y516. 除考虑两个加数外还要考虑来自低位的进位的一位加
34、法器叫_。16. 全加器17. 对于输出有效电平是高电平的译码器，每个输出都是对应输入的最小项。若以这种类型的译码器实现组合逻辑电路时，还需要增加_。17. 或门18. 对于输出有效电平是_电平的译码器，每个输出都是对应输入最小项的非。若以这种类型的译码器实现组合逻辑电路时，还需要增加与非门。18. 低19. 当输入变量中“1”的个数为奇数时，奇校验器的输出为_。19. 120. 电路中不包含存储(记忆)单元也不含有反馈支路是_的特点。20. 组合逻辑电路21. 消除竞争-冒险现象的方法有:引入封锁脉冲、引入选通脉冲、修改逻辑设计和_等方法。21. 接入滤波电容3B533-189841. 输出低电平有效的二十进制译码器的输入8421BCD码为0110时，其输出90_。19027. 11101111112.试确定图示电路的输出逻辑状态。H的值为_。 19028. 13.试确定图示电路的输出逻辑状态。Z的值为_。 19029. 0