《计数器的设计修订.复习进程.ppt》由会员分享，可在线阅读，更多相关《计数器的设计修订.复习进程.ppt（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计数器的设计修订.74LS192管脚说明管脚说明abcd0000abcd加计数加计数减计数减计数D0D1D2D3Q0Q1Q2Q3CRLDCPUCPD100011011输出输出输入输入CPUCRD0D1D2D3Q0Q1Q2Q3COBOLDCPDD C B A异步清零异步清零异步置数异步置数教学实践部 数字逻辑实验室制作芯片功能芯片功能输输入脉冲数入脉冲数0123456789输输出出Q30000000011Q20000111100Q10011001100Q00101010101 加法计数 减法计数 教学实践部 数字逻辑实验室制作任意进制计数器的实现（复位法）任意进制计数器的实现（复位法）00000
2、00100100011010001010110教学实践部 数字逻辑实验室制作任意进制计数的实现（置数法）任意进制计数的实现（置数法）由于74LS192为异步预置，最大计数值N=10，因此，加计数时预置值=N-M-1=10-6-1=3，减计数时，预置值=M=6。加法加法COLD减法减法BOLD教学实践部 数字逻辑实验室制作方法总结方法总结 采用复位法或置数法设计任意模值计数器都需要经过以下三个步骤：选择模N计数器的计数范围，确定初态和末态；确定产生复位或置数信号的译码状态，然后根据译码状态设计译码反馈电路；画出模M计数器的逻辑电路，并接线。教学实践部 数字逻辑实验室制作实验内容实验内容 测试74
3、LS192同步十进制可逆计数器的逻辑功能 计数脉冲由单次脉冲源提供，清除端CR、置数端、数据输入端D0、D1、D2、D3分别接逻辑开关，输出端Q0、Q1、Q2、Q3接译码显示输入相应插口A、B、C、D。逐项测试并判断该集成块的功能是否正常。采用74LS192,设计1种设计方法来实现模N（N=28）计数器，然后互换CPU和CPD的接线，观察实验现象。教学实践部 数字逻辑实验室制作实验中易出现的问题实验中易出现的问题容易混淆计数器的几种工作状态，它们有：复位状态、预置状态、计数状态。其中各种状态对其相应的功能引脚的设置也不同。在用预置法做任意模值计数器时，要在反馈端加入一定的延时电路，如取两次反。
4、教学实践部 数字逻辑实验室制作实验报告实验报告绘出各项实验内容的详细电路图。记录实验所得的有关 CP,Q点波形对实验结果进行分析。总结使用集成计数器的体会。实验课本P84的思考题教学实践部 数字逻辑实验室制作下次实验内容下次实验内容基于EDA的计数器设计1）利用74LS192实现12、24、60等进制计数器，通过仿真软件观察结果，并下载到DE2实验板上运行。2）应用硬件描述语言设计计数器并生成模块验证；（理论课本P222，“基于一般模型的十进制计数器设计”），通过仿真软件观察结果，并下载到DE2实验板上运行。教学实践部 数字逻辑实验室制作下次实验内容下次实验内容基于EDA的数字秒表设计1、数字
5、秒表主要由：分频器、扫描显示译码器、一百进制计数器、六十进制计数器（或十进制计数器与6进制计数器）、十二进制计数器（或二十四进制计数器）电路组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，数字秒表需有清零控制端，以及启动控制端、保持保持，以便数字时钟能随意停止及启动。（时钟50M）2、数字秒表显示由时（12或24进制任选）、分（60进制）、秒（60进制）、百分之一秒（一百进制）组成，利用扫描显示译码电路在八个数码管显示。3、能够完成清零、启动、保持（可以使用键盘或拨码开关置数）功能。4、时、分、秒、百分之一秒显示准确。教学实践部 数字逻辑实验室制作下次实验内容下次实验内容顺序脉冲和序列脉冲发生器设计序列信号00101100教学实践部 数字逻辑实验室制作下次实验内容下次实验内容555时基电路功能及应用构成单稳态触发器构成多谐振荡器构成施密特触发器教学实践部 数字逻辑实验室制作此课件下载可自行编辑修改，仅供参考！此课件下载可自行编辑修改，仅供参考！感谢您的支持，我们努力做得更好！谢谢感谢您的支持，我们努力做得更好！谢谢