《计算机组成原理32随机读写存储器.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理32随机读写存储器.ppt（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、3.2随机读写存储器v3.2.1SRAM存储器v3.2.2DRAM存储器v3.2.3主存储器组成实例v3.2.4高性能的主存储器v3.2.1SRAM存储器2.SRAM存储器的组成3.SRAM存储器芯片实例CPU连接5.存储器的读、写周期 基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。六管SRAM存储元的电路图及读写操作图2.SRAM存储器的组成 SRAM存储器的组成框图存储体存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。地址译码器地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的
2、存储单元。地址译码有两种方式,单译码方式和双译码方式。一个采用双译码结构的40961的存储单元矩阵的译码过程驱动器驱动器:双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。2.SRAM存储器的组成I/O电路电路：处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。片选片选:在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。输出驱动电路输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。3.SRAM存储器芯片实例2114存储器芯片的逻辑结构方框图由于读操
3、作与写操作是分时进行的，读时不写，写时不读，因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致于造成混乱。CPU连接CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要发出读操作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接。存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。位扩展法位扩展法:只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求字扩展法字扩展法:字位同时扩展法字位同时扩展法:CPU连接位扩展法位扩展法：使用8K1的RAM存储器芯片,组成8K8位的存储器字扩展法字扩展法
4、:用16K8位的芯片采用字扩展法组成64K8位的存储器字位同时扩展法字位同时扩展法:一个存储器的容量假定为MN位，若使用lk位的芯片(lM,kN)，需要在字向和位向同时进行扩展。此时共需要(M/l)(N/k)个存储器芯片。5.存储器的读、写周期在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。读周期读周期:读周期与读出时间是两个不同的概念。读出时间读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周读周期时间期时间则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。写周期写周期:要实现写操作，要求片选CS和写
5、命令WE信号都为低，并且CS信号与WE信号相“与”的宽度至少应为tw。5.存储器的读、写周期图3.82114的读周期5.存储器的读、写周期【例【例1】下图是SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时,存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。5.存储器的读、写周期【解】【解】写入存储器的时序信号必须同步。通常，当R/W线加负脉冲时，地址线和数据线的电平必须是稳定的。当R/W线达到低电平时，数据立即被存储。v3.2.2DRAM存储器1.四管动态存储元3.DRAM存储芯片实例4.DRAM的刷新1四管动态存储元四管的
6、动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。和六管静态存储元电路有什么区别：写操作写操作:I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定时间内(如2ms)可保留所写入的信息。读操作读操作:先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。1四管动态存储元刷新操作刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。单管动态存储元电路由一个管子T1和一个电容C构成。写入写入：字选择线为“1”，T1管导
7、通，写入信息由位线(数据线)存入电容C中；读出读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。单管存储元电路和四管存储元电路对比名称优点缺点四管存储元电路外围电路比较简单，刷新时不需要另加外部逻辑管子多，占用的芯片面积大单管存储元电路元件数量少，集成度高需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂。3.DRAM存储芯片实例DRAM存储器芯片由存储体与外围电路构成。但它集成度要高，外围电路更复杂。16K的DRAM存储器片2116的逻辑结构示意图。4.DRAM的刷新动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束
8、到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。集中式刷新集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。4.DRAM的刷新图3.14(a)集中刷新方式4.DRAM的刷新分散式刷新：分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。图3.14(b)分散刷新方式4.DRA
9、M的刷新异步式刷新异步式刷新方式是前两种方式的结合【例2】说明1M1位DRAM片子的刷新方法，刷新周期定为8ms【解】如果选择一个行地址进行刷新，刷新地址为A0A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期数，51220481048567，即对1M位的存储元全部进行刷新。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8刷新一次的异步刷新方式。DRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器，它将CPU的信号变换成适合DRAM片子的信号。本小节以DRAM
10、控制器W4006AF为例，说明80386中主存储器的构成方法。采用W4006AF构成的80386主存储器简图(1)W4006AF的外特性 可以控制两个存储体交叉访问；可以对256KB16MB的DRAM片子进行访问；最多可控制128个DRAM片子；采用CAS在RAS之前的刷新方式。2)主存储器组成 上图右半部所示为80386主存储器的基本构成,有4个存储模块，每个模块存储容量为1M32位。在用W4006AF控制器构成存储器时，几乎不需要外加电路，直接把W4006AF同CPU和DRAM双方进行连接即可。要对主存容量进行扩充，只需扩充DRAM芯片数量或更换存储容量更大的DRAM芯片即可。1.EDRA
11、M芯片2.EDRAM内存条1.EDRAM芯片EDRAM芯片又称增强型DRAM芯片，它在DRAM芯片上集成了一个SRAM实现的小容量高速缓冲存储器，从而使DRAM芯片的性能得到显著改进。1M4位EDRAM芯片的结构框图以SRAM保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同，意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发猝发式读取式读取。1.EDRAM芯片EDRAM的这种结构还带来另外两个优点：在SRAM读出期间可同时对DRAM阵列进行刷新。芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。2.ED
12、RAM内存条一片EDRAM的容量为1M4位，8片这样的芯片可组成1M32位的存储模块。8个芯片共用片选信号Sel、行选通信号RAS、刷新信号Ref和地址输入信号A0A10。当某模块被选中，此模块的8个EDRAM芯片同时动作，8个4位数据端口D3D0同时与32位数据总线交换数据，完成一次32位字的存取。上述存储模块本身具有高速成块存取能力,这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用下面以奔腾PC机主存为例，说明主存物理地址的存储空间概念。奔腾PC机主存物理地址存储空间分布情况最大可访问主存空间为256MB，实际只安装了16MB的DRAM。存储空间分成基本内存、保留内存、扩展内存几部分。