《数字电子电路时序电路设计.pptx》由会员分享，可在线阅读，更多相关《数字电子电路时序电路设计.pptx（113页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 例例：设计设计110110序列检测器序列检测器 “110”序列检测器X XCPCPZ ZCPCPX:0 1 1 0 1 1 1 0 1X:0 1 1 0 1 1 1 0 1Z:0 0 0 1 0 0 0 1 0Z:0 0 0 1 0 0 0 1 0第1页/共113页（1 1）设状态）设状态 S S0 0表示电路收到表示电路收到0 0时的状态时的状态 S S1 1表示电路收到表示电路收到1 1时的状态时的状态 S S2 2表示电路收到表示电路收到1111时的状态时的状态 S S3 3表示电路收到表示电路收到110110时的状态，且时的状态，且Z Z1 1一、原始状态图的拟定（2 2）状态转换情
2、况）状态转换情况S S0 00 0X X0 0S S0 0X X1 1S S1 11 1X X1 1S S2 2X X0 0S S0 0X X1 1S S2 2X X0 0S S3 3 1111(Z(Z1)1)110110X X0 0S S0 0X X1 1S S1 1第2页/共113页（3 3）状态转换图）状态转换图（4 4）状态表）状态表 0 1 S S0 0 S S0 0/0 S S1 1/0 S S1 1 S S0 0/0 S S2 2/0 S S2 2 S S3 3/1 S S2 2/0 S S3 3 S S0 0/0 S S1 1/0 Yn nx Yn+1n+1/ZS S0 0S
3、S1 1S S2 2S S3 30/00/01/01/01/01/01/01/00/10/10/00/00/00/01/01/0X X/Z/Z第3页/共113页二、状态化简 0 1 S S0 0 S S0 0/0 S S1 1/0 S S1 1 S S0 0/0 S S2 2/0 S S2 2 S S3 3/1 S S2 2/0 S S3 3 S S0 0/0 S S1 1/0 Yn nx Yn+1n+1/Z 0 1 S S0 0 S S0 0/0 S S1 1/0 S S1 1 S S0 0/0 S S2 2/0 S S2 2 S S0 0/1 S S2 2/0 Yn nx Yn+1n+1/
4、ZS S0 0S S1 1S S2 20/00/01/01/01/01/00/10/10/00/01/01/0三、状态编码S S0 0 00 00S S1 1 10 10S S2 2 11 11第4页/共113页X Y2 Y1 Y2n+1 Y1n+1 J2 K2 J1 K1 Z Z Z Z0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 1 1 1 1 1 1 10 1 0 0 0 1 0 0 01 0 0 1 0 1 0 0 01 1 1 1 1 0 0 0 0 01 1 0 1 1 0 1 0 1 0 1 0 1 00 0 1 1 0 1 四、1 10 000 01 11 10
5、00 01 11 100 01 1X XY Y2 2Y Y1 1J J2 2J J2 2=X=X0 0 0 00 0 0 01 1 1 11 1 1 100 01 11 1000 01 11 100 01 1X XY Y2 2Y Y1 1K K2 2K K2 2=X=X1 1 1 10 00 0 0 00 000 01 11 1000 01 11 100 01 1X XY Y2 2Y Y1 1J J1 1J J1 1=XY=XY2 20 0 0 01 1 1 100 01 11 1000 01 11 100 01 1X XY Y2 2Y Y1 1K K1 1K K1 1=X=X第5页/共113
6、页0 0 0 00 0 0 00 0 0 00 0 0 01 1 1 10 0 0 000 01 11 1000 01 11 100 01 1X XY Y2 2Y Y1 1Z ZZ=XYZ=XY1 1CPCPY Y1 1 0 1 0 1 K K2 2 J J2 2 0 1 0 1 K K1 1 J J1 1Y Y2 2X XZ ZR Rd d六、检查自启动：Y1n+1 XY2Y1+XY1 X(Y1+Y2)Y2n+1 XY2+XY2 X 011100X=0X=0X=1X=1无效态无效态五、逻辑图第6页/共113页一、构成原始状态表（原始状态图）一、构成原始状态表（原始状态图）直接构图法直接构图法
7、根据文字描述的设计要求，先假定一个初态；根据文字描述的设计要求，先假定一个初态；根据文字描述的设计要求，先假定一个初态；根据文字描述的设计要求，先假定一个初态；从这个初态开始，每加入一个输入，就可确从这个初态开始，每加入一个输入，就可确从这个初态开始，每加入一个输入，就可确从这个初态开始，每加入一个输入，就可确定其次态；定其次态；定其次态；定其次态；该次态可能是现态本身，也可能是已有的另该次态可能是现态本身，也可能是已有的另该次态可能是现态本身，也可能是已有的另该次态可能是现态本身，也可能是已有的另一个状态，或是新增加的一个状态。一个状态，或是新增加的一个状态。一个状态，或是新增加的一个状态。
8、一个状态，或是新增加的一个状态。这个过程一直继续下去，直至每一个现态向这个过程一直继续下去，直至每一个现态向这个过程一直继续下去，直至每一个现态向这个过程一直继续下去，直至每一个现态向其次态的转换都已被考虑，并且不再构成新其次态的转换都已被考虑，并且不再构成新其次态的转换都已被考虑，并且不再构成新其次态的转换都已被考虑，并且不再构成新的状态的状态的状态的状态第7页/共113页例1：给出模给出模5 5可逆同步计数器的可逆同步计数器的状态表状态表模5可逆同步计数器X XCPCPZ ZX=0 X=0 累加计数器累加计数器X=1 X=1 累减计数器累减计数器直接构图法例直接构图法例直接构图法例直接构图
9、法例1 1 1 1同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计第8页/共113页e e0/0 0/0 a ac cd db bX/Z X/Z 1/11/10/0 0/0 0/0 0/0 0/0 0/0 0/1 0/1 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 X=0 X=0 累加计数器，累加计数器，X=1 X=1 累减计数器累减计数器 0 1 a b/0 e/0 b c/0 a/1 c d/0 b/0 d e/0 c/0 e a/1 d/0sx直接构图法例直接构图法例直接构图法例直接构图法例1 1 1 1同步时序电路设计同步时序电路设计同步时序电路设计
10、同步时序电路设计第9页/共113页直接构图法例直接构图法例直接构图法例直接构图法例2 2 2 2同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计例2：给出同步二进制串行加法器的状态表给出同步二进制串行加法器的状态表同步二进制串行加法器X X1 1CPCPX X2 2设串行加法器内部状态：设串行加法器内部状态：aa表示无进位状态表示无进位状态bb表示有进位状态表示有进位状态Z Z第10页/共113页直接构图法例直接构图法例直接构图法例直接构图法例2 2 2 2同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计同步二进制串行加法器X X1 1CPCPX X2 2设状态
11、：设状态：aa表示无进位状态表示无进位状态bb表示有进位状态表示有进位状态ab1 11/01/00000/0/00101/1/11010/1/10000/1/10101/0/01010/0/01111/1/1X X1 1X X2 2/Z/Z 00 01 10 11 a a/0 a/1 a/1 b/0 b a/1 b/0 b/0 b/1 YnxYn+1/ZZ Z第11页/共113页直接构图法例直接构图法例直接构图法例直接构图法例3 3 3 3同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计例3：设计设计101101序列检测器序列检测器X:0 1 0 1 0 1 1 0 1X:0
12、1 0 1 0 1 1 0 1Z:0 0 0 1 0 1 0 0 1Z:0 0 0 1 0 1 0 0 1可重叠可重叠X:0 1 0 1 0 1 0 1 1X:0 1 0 1 0 1 0 1 1Z:0 0 0 1 0 0 0 1 0Z:0 0 0 1 0 0 0 1 0不可重叠不可重叠设状态：设状态：S S0 00 0 S S1 1 1 1 S S2 2 10 10 S S3 3 101 101，且，且Z=1Z=1第12页/共113页直接构图法例直接构图法例直接构图法例直接构图法例3 3 3 3同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计状态转换情况状态转换情况状态转换情况
13、状态转换情况设状态：设状态：S S0 00 ,S0 ,S1 1 1 1 S S2 2 10,S 10,S3 3 101 101，且，且Z=1Z=1S S0 00 0X X0 0S S0 0X X1 1S S1 11 1X X0 0S S2 2X X1 1S S1 1X X0 0S S0 0X X1 1S S3 3 1010(Z(Z1)1)10101 1X X0 0S S2 2X X1 1S S1 1S S0 00 0X X0 0S S0 0X X1 1S S1 11 1X X0 0S S2 2X X1 1S S1 1X X0 0S S0 0X X1 1S S3 3 1010(Z(Z1)1)10
14、101 1X X0 0S S0 0X X1 1S S1 12 2、不可重叠：、不可重叠：1 1、可重叠：、可重叠：第13页/共113页 0 1 S0 S0/0 S1/0 S1 S2/0 S1/0 S2 S0/0 S3/1 S3 S0/0 S1/0 sx设状态：设状态：S S0 00 ,S0 ,S1 1 1 1 S S2 2 10,S 10,S3 3 101 101，且，且Z=1Z=11/0 1/0 S S0 0S S2 2S S3 3S S1 1X/Z X/Z 0/0 0/0 0/0 0/0 0/0 0/0 1/1 1/1 1/0 1/0 0/0 0/0 0/0 0/0 1/0 1/0 不可重
15、叠：不可重叠：第14页/共113页直接构图法例直接构图法例直接构图法例直接构图法例4 4 4 4同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计例例4 4：给出设计下列引爆装置的原始状态表，装置不引爆时，输入总为给出设计下列引爆装置的原始状态表，装置不引爆时，输入总为0 0，装，装置引爆时，则一定连续输入四个置引爆时，则一定连续输入四个1 1，其间肯定不再输入，其间肯定不再输入0 0分析：分析：该装置实际上是一个四个连续该装置实际上是一个四个连续1 1的检测器，只是输入序列有如下约束的检测器，只是输入序列有如下约束条件：一旦输入为条件：一旦输入为1 1，就不能输入为，就不能输入
16、为0 0，且输入，且输入4 4个个1 1后，输出便为后，输出便为1 1，装置引爆自毁，其次态无需再考虑。装置引爆自毁，其次态无需再考虑。“1111”序列检测器X XCPCPZ Z第15页/共113页设状态：设状态：aa收到收到0 0时的状态时的状态 bb收到收到1 1时的状态时的状态 cc收到收到1111时的状态时的状态 dd收到收到111111时的状态时的状态直接构图法例直接构图法例直接构图法例直接构图法例4 4 4 4同步时序电路设计同步时序电路设计同步时序电路设计同步时序电路设计这四种情况输出均这四种情况输出均为为0 0 0 0，只有当收到，只有当收到4 4 4 4个个1 1 1 1后，
17、输出才是后，输出才是1 1 1 1，但因装置自毁，但因装置自毁，其次态可为任意其次态可为任意a ab bc cd d0/00/01/01/00/0/1/01/01/11/11/01/0 0/0/0/0/0 1 a a/0 b/0 b/c/0 c /d/0 d /1 sn nxSn+1n+1第16页/共113页该状态表称不完全定义状态表（或称不完全确定状态表），利用不完全定义状态表中的任意项，可使时序电路设计更简单所以状态表不完全定义状态表完全定义状态表第17页/共113页二、状态表的化简二、状态表的化简设状态的目的在于利用这些状态记住输入的历史情况，以对其后的输入产生设状态的目的在于利用这些状
18、态记住输入的历史情况，以对其后的输入产生不同的输出不同的输出如果所设置的两个状态对输入的所有序列产生的输出序列完全相同，则这如果所设置的两个状态对输入的所有序列产生的输出序列完全相同，则这两个状态可以合并为一个状态两个状态可以合并为一个状态状态化简状态化简（一）完全定义状态表的化简方法1.KK次划分法（略）次划分法（略）次划分法（略）次划分法（略）2.隐含表法隐含表法隐含表法隐含表法（二）不完全定义状态表的化简方法（二）不完全定义状态表的化简方法(略略)第18页/共113页隐含表法隐含表法在一个在一个隐含表隐含表上，先对原始状态中的所有上，先对原始状态中的所有状态俩俩比较，以找出能合并、不能合
19、并、状态俩俩比较，以找出能合并、不能合并、能否合并待定的状态对。能否合并待定的状态对。然后对能否合并待定的状态对进行追踪，然后对能否合并待定的状态对进行追踪，直至能确定它们能合并或不能合并，从而直至能确定它们能合并或不能合并，从而找到原始状态表的找到原始状态表的所有等价状态对所有等价状态对，最后，最后从这些等价状态对中确定从这些等价状态对中确定最大等价状态类最大等价状态类，以求得原始状态表的以求得原始状态表的最小覆盖集最小覆盖集，便可建，便可建立立最简状态表最简状态表第19页/共113页状态表中的任意两个状态状态表中的任意两个状态状态表中的任意两个状态状态表中的任意两个状态S S S Si i
20、 i i和和和和S S S Sj j j j同时满足下列两同时满足下列两同时满足下列两同时满足下列两个条件，它们可以合并为一个状态个条件，它们可以合并为一个状态个条件，它们可以合并为一个状态个条件，它们可以合并为一个状态1.1.在所有不同的现输入下，现输出分别相同在所有不同的现输入下，现输出分别相同在所有不同的现输入下，现输出分别相同在所有不同的现输入下，现输出分别相同2.2.在所有不同的现输入下，次态分别为下列情况在所有不同的现输入下，次态分别为下列情况在所有不同的现输入下，次态分别为下列情况在所有不同的现输入下，次态分别为下列情况之一之一之一之一 （1 1 1 1）两个次态完全相同）两个次
21、态完全相同）两个次态完全相同）两个次态完全相同 （2 2 2 2）两个次态为其现态本身或交错）两个次态为其现态本身或交错）两个次态为其现态本身或交错）两个次态为其现态本身或交错 （3 3 3 3）两个次态为状态对封闭链中的一个状态对）两个次态为状态对封闭链中的一个状态对）两个次态为状态对封闭链中的一个状态对）两个次态为状态对封闭链中的一个状态对 （4 4 4 4）两个次态的某一后续状态对可以合并）两个次态的某一后续状态对可以合并）两个次态的某一后续状态对可以合并）两个次态的某一后续状态对可以合并状态合并的必要条件！状态合并的必要条件！第20页/共113页a ab bc cd de ef fg
22、gf fe ed dc cb b bebe cfcf aeaecfcfc cd dd de e 0 1 a c/0 b/1 b f/0 a/1 c d/0 g/0 d d/1 e/0 e c/0 e/1 f d/0 g/0 g c/1 d/0 sn nx Sn+1n+1/Z例：例：建立隐含表 顺序比较 关连比较（对不能确定的状态追踪对不能确定的状态追踪）若若abab能合并，则能合并，则cfcf必须能合并，而必须能合并，而cfcf能合并，所以能合并，所以ab ab cfcfae ae bebe若若dgdg能合并，则能合并，则cd,decd,de必须能合并，而必须能合并，而cd,decd,de不能
23、合并，不能合并，所以所以dgdg不能合并不能合并第21页/共113页 确定最大等价类等价状态等价状态等价状态等价状态 满足合并条件的两个状态（如满足合并条件的两个状态（如满足合并条件的两个状态（如满足合并条件的两个状态（如S S S Si i i i和和和和S S S Sj j j j）称）称）称）称为等价状态，或称等价状态对，记为为等价状态，或称等价状态对，记为为等价状态，或称等价状态对，记为为等价状态，或称等价状态对，记为 S S S Si i i i ,S,S,S,Sj j j j 等价状态的传递性等价状态的传递性等价状态的传递性等价状态的传递性 若状态若状态若状态若状态S S S Si
24、 i i i和和和和S S S Sj j j j 等价，状态等价，状态等价，状态等价，状态S S S Sj j j j和和和和S S S Sm m m m 等价，则状态等价，则状态等价，则状态等价，则状态S S S Si i i i和和和和S S S Sm m m m 等价，称为等价状态等价，称为等价状态等价，称为等价状态等价，称为等价状态的传递性，记为的传递性，记为的传递性，记为的传递性，记为 S S S Si i i i,S,S,S,Sj j j j ，S S S Sj j j j,S,S,S,Sm m m m S S S Si i i i,S,S,S,Sm m m m 等价类等价类等价类
25、等价类 彼此等价的状态集合，称为等价类，如：若彼此等价的状态集合，称为等价类，如：若彼此等价的状态集合，称为等价类，如：若彼此等价的状态集合，称为等价类，如：若有有有有 S S S Si i i i,S,S,S,Sj j j j 和和和和 S S S Sj j j j,S,S,S,Sm m m m ，则有等价类，则有等价类，则有等价类，则有等价类 S S S Si i i i,S,S,S,Sj j j j,S,S,S,Sm m m m 最大等价类最大等价类最大等价类最大等价类 若一个等价类若一个等价类若一个等价类若一个等价类不包含在其它任何不包含在其它任何不包含在其它任何不包含在其它任何等价类
26、等价类等价类等价类之中，则称其为最大等价类之中，则称其为最大等价类之中，则称其为最大等价类之中，则称其为最大等价类第22页/共113页g gf fe ed dc cb ba ab bc cd de ef f bebe cfcf aeaecfcfc cd dd de e cfcfae ae bebe等价类：等价类：a,b a,b a,b a,b 、a,e a,e a,e a,e 、b,e b,e b,e b,e 、c,f c,f c,f c,f 所以，最大等价类：所以，最大等价类：a a,b,e b,e b,e b,e 、c,f c,f c,f c,f 令：令：q q q q1 1 1 1=a
27、a,b,e b,e b,e b,e q q q q2 2 2 2=c c,f ,f ,f ,f q q q q3 3 3 3=d dq q q q4 4 4 4=g g 0 1 q q q q1 1 1 1 q q q q2 2 2 2/0 q q q q1 1 1 1/1 q q q q2 2 2 2 q q q q3 3 3 3/0 q q q q4 4 4 4 /0 q q q q3 3 3 3 q q q q3 3 3 3/1 q q q q1 1 1 1/0 q q q q4 4 4 4 q q q q2 2 2 2/1 q q q q3 3 3 3/0 sn nx Sn+1n+1/
28、Z原始状态表的原始状态表的最小覆盖集为：最小覆盖集为：q q q q1 1 1 1 ,q q q q2 2 2 2,q,q,q,q3 3 3 3,q q q q4 4 4 4 0 1 a c/0 b/1 b f/0 a/1 c d/0 g/0 d d/1 e/0 e c/0 e/1 f d/0 g/0 g c/1 d/0 sn nx Sn+1n+1/Z第23页/共113页例:110检测器的状态化简 0 1 S0 0 S0 0 /0 S1 1 /0 S1 1 S0 0 /0 S2 2 /0 S2 2 S3 3 /1 S2 2 /0 S3 3 S0 0/0 S1 1 /0 Yn nx Yn+1n+
29、1/ZS S0 0S S1 1S S2 2 S S1 1S S2 2S S1 1S S2 2 S S3 3S S2 2S S1 1 0 1 S0 0 S0 0 /0 S1 1 /0 S1 1 S0 0 /0 S2 2 /0 S2 2 S0 0 /1 S2 2 /0 Yn nx Yn+1n+1/Z(S(S0 0 S S3 3)S)S0 0 第24页/共113页三、状态编码三、状态编码状态编码无非要解决两个问题 根据所要求的状态数确定触发器个数 指定每个状态的二进制代码应满足：2K-1NN2K其中：K 触发器个数 N 状态数第25页/共113页采用同样数目的触发器，若选用的状态编码不同，将导致所设
30、计电路的复杂程度的不同。如：某同步时序电路的状态表如下：如：某同步时序电路的状态表如下：S S00 01 11 10 Z00 01 11 10 Za ab bc cd dx x1 1x x2 2 a b d c 1 a b d c 1 c d b a 1 c d b a 1 b a c d 0 b a c d 0 d c a b 0 d c a b 0第26页/共113页状态编码为：状态编码为：状态编码为：状态编码为：状态状态编码编码Y2 Y1Y2 Y1a ab bc cd d0 00 00 00 01 11 11 11 1状态状态编码编码Y2 Y1Y2 Y1a ab bc cd d0 00
31、01 11 10 00 01 11 1x2x2逻辑图为：逻辑图为：x1x1cpcp0 0 1 10 0 1 1Y1Y1 D1 D1Y2 Y2 D2 D2Z Z逻辑图为：逻辑图为：0 0 1 10 0 1 1Y1Y1 D1 D1Y2 Y2 D2 D2c cp px1x1x2x2Z Z第27页/共113页目前常用的状态编码的算法直观比较法直观比较法次佳编码法次佳编码法最小轨迹法最小轨迹法减少相关法减少相关法状态划分法状态划分法次佳编码法：次佳编码法：次佳编码法：次佳编码法：一种经验方法一种经验方法一种经验方法一种经验方法基于的思想：基于的思想：基于的思想：基于的思想：尽可能的使次态和输出在卡诺图上
32、尽可能的使次态和输出在卡诺图上尽可能的使次态和输出在卡诺图上尽可能的使次态和输出在卡诺图上“1”1”单元分布相邻，以便形成更大单元分布相邻，以便形成更大单元分布相邻，以便形成更大单元分布相邻，以便形成更大的圈的圈的圈的圈第28页/共113页*次佳编码原则：次佳编码原则：1.同一输入下，相同次态所对应的现态应给予同一输入下，相同次态所对应的现态应给予相邻的编码相邻的编码次态相同，现态编码应相邻次态相同，现态编码应相邻2.同一现态在不同输入下的次态应给予相邻的同一现态在不同输入下的次态应给予相邻的编码编码同一现态，次态编码应相邻同一现态，次态编码应相邻3.输出完全相同的现态应给予相邻的编码输出完全
33、相同的现态应给予相邻的编码输出相同，现态编码应相邻输出相同，现态编码应相邻第29页/共113页 0 1 a c /0 d/0 b c /0 a /0 c b/0 d/0 d a /1 b /1 Sx例：将最简状态图编码 根据根据原则原则1 1：abab在在x=0 x=0时，次态同时，次态同acac在在x=1x=1时，次态同时，次态同ab,acab,ac 应取相邻编码应取相邻编码 根据根据原则原则2 2：现态现态 a a，次态，次态 c,d c,d 现态现态 b b，次态，次态 c,ac,a现态现态 c c，次态，次态 b,d b,d 现态现态 d d，次态，次态 a,b a,b cd,cd,c
34、aca,bd,bd,abab 应取相邻编应取相邻编码码 根据根据原则原则3 3：现态现态 a,b,ca,b,c的输出完全相同，的输出完全相同，所以所以ab,acab,ac,bc,bc应取相邻编码应取相邻编码 第30页/共113页综上所述：综上所述：ab,ac一定要取相邻，这是三一定要取相邻，这是三条原则都要求的条原则都要求的abcd00011011第31页/共113页 52 同步时序逻辑设计举例同步时序逻辑设计举例第32页/共113页自动售饮料机的逻辑电路设计设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚伍角或一元的硬币。投入一元伍角钱硬币后，机器给出一瓶饮料，投入二元（两枚一元）
35、硬币后，在给出饮料的同时找回一枚伍角硬币第33页/共113页 自动售饮料机设计自动售饮料机设计设：投入硬币的状态为输入逻辑变量 X1 1 投入一枚一元硬币 X1 0 未投入一枚一元硬币 X0.5 1 投入一枚伍角硬币 X0.5 0 未投入一枚伍角硬币给出饮料和找钱为两个输出变量 Y 1 给出饮料 Y 0 不给 Z 1 找回一枚伍角硬币 Z 0 不找第34页/共113页 自动售饮料机设计自动售饮料机设计一、拟定原始状态图和状态表 设状态投币前电路状态为 S0投入伍角钱以后为 S1投入一元钱以后（包括两枚伍角或一枚一元硬币）为 S2再投入一枚伍角为 S0 ，且Y1，Z0如果再投入一枚一元为 S0
36、，且Y1，Z1第35页/共113页 状态转换情况S S0 0X X1 1X X0.50.5 0000X X1 1X X0.50.5 0101X X1 1X X0.50.5 1010S S2 2S S1 1S S0 0X X1 1X X0.50.50000X X1 1X X0.50.50101X X1 1X X0.50.5=10=10S S0 0且且Y Y1 1，Z Z0 0S S2 2S S1 1X X1 1X X0.50.5 0000X X1 1X X0.50.5 0101S S0 0且且Y Y1 1，Z Z1 1S S0 0且且Y Y1 1，Z Z0 0S S2 2 自动售饮料机设计自动售
37、饮料机设计X X1 1X X0.50.51010 状态图X X1 1X X0.50.5/YZ/YZS S0 0S S1 1S S2 200/0000/0001/0001/0001/0001/0001/1001/1010/1010/1000/0000/0010/1110/1110/0010/0000/0000/00第36页/共113页 状态表二、状态表化简 0 0 0 1 1 0 1 1 S S0 0 S S0 0/00 S S1 1/00 S S2 2/00 /S S1 1 S S1 1/00 S S2 2/00 S S0 0/10 /S S2 2 S S2 2/00 S S0 0/10 S
38、S0 0/11 /sn n Sn+1n+1/YZX X1 1X X0.50.5 自动售饮料机设计自动售饮料机设计三、状态编码:S0 00S1 01S2 10 确定触发器个数 N=3,且且22 3 n=2即需要即需要2个触发器个触发器第37页/共113页X1X0.5 Q1Q2 Q1n+1 Q2n+1 Y Z D1 D20 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 00 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 1 0 0 0 1 00 0 1 0 0 1 1 0
39、 0 0 1 0 0 00 0 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 01 0 0 1 0 0 1 0 0 01 0 1 0 0 0 1 1 0 01 0 1 0 0 0 1 1 0 01 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 四、状态转换真值表第38页/共113页0 00 01 10 01 10 01 10 00 0 00 01 11 00 01 11 1010000001011
40、1111010X X1 1 X X0.50.5QQ1 1 QQ2 2D D1 1D D2 2Y YZ Z0 00 00 00 00 01 10 01 10 0 00 01 11 00 01 11 10100000010111111010X X1 1 X X0.50.5QQ1 1 QQ2 21 11 10 01 10 00 00 00 00 0 00 01 11 00 01 11 10100000010111111010X X1 1 X X0.50.5QQ1 1 QQ2 21 10 00 00 00 00 00 00 00 0 00 01 11 00 01 11 1010000001011111
41、1010X X1 1 X X0.50.5QQ1 1 QQ2 2D D1 1=X X1 1 X X0.5 0.5 QQ1 1+QQ2 2 X X0.5 0.5+X X1 1 QQ1 1 QQ2 2D D2 2=X X1 1 X X0.5 0.5 QQ2 2+X X0.5 0.5 QQ1 1 QQ2 2Y=Y=QQ1 1 X X0.5 0.5+QQ2 2 X X1 1+X X1 1 QQ1 1 Z=Z=X X1 1 QQ1 1 第39页/共113页五、逻辑图1 1 0 0D D1 11 1 0 0D D2 2X X0.50.5CPCP+X X0.50.5X X1 1X X1 1QQ1 1QQ1 1
42、QQ2 2QQ2 2 +Y YZ Z第40页/共113页六、检查是否自启动0 00 001011 10 000/0000/0001/0001/0001/0001/0001/1001/1010/1010/1000/0000/0010/1110/1110/0010/0000/0000/00111101/1001/1010/1110/1100/0000/00对于无效状态对于无效状态QQ2 2QQ1 1 1111当当 X X1 1X X0.5 0.5 00 00 时：时：QQ1 1n+1n+1 QQ2 2n+1 n+1 D D1 1=X X1 1 X X0.5 0.5 QQ1 1+QQ2 2 X X0
43、.5 0.5+X X1 1 QQ1 1 QQ2 2D D2 2=X X1 1 X X0.5 0.5 QQ2 2+X X0.5 0.5 QQ1 1 QQ2 21111不能返回有不能返回有效循环，为效循环，为非自启动！非自启动！当当 X X1 1X X0.5 0.5 0101（1010）时：时：1010 自动售饮料机设计自动售饮料机设计虽然进入有效循虽然进入有效循环，但收费错误环，但收费错误！在开始工作时，必须用在开始工作时，必须用R RDD将电路置将电路置0 0第41页/共113页用JK触发器设计时序锁试用试用JK触发器设计一个时序锁：触发器设计一个时序锁：该锁有两个输入端（该锁有两个输入端（X
44、1X2），一个输出端），一个输出端（Z）和四种状态（）和四种状态（R、B、C、E）。）。当输入当输入X1X2为为00 01 11序列时，该序列时，该锁将由状态锁将由状态R B C，并使输出，并使输出Z1（开锁）；当输入不是上述顺序时，该锁（开锁）；当输入不是上述顺序时，该锁将进入状态将进入状态E（出错）。（出错）。不管时序锁处于什么状态，只要输入不管时序锁处于什么状态，只要输入X1X2为为00，该锁都返回状态，该锁都返回状态R第42页/共113页 时序锁设计时序锁设计一、拟定原始状态表和状态图 0 0 0 1 1 1 1 0 Z R R B E E 0 B R B C E 0 C R E C
45、E 1 E R E E E 0SX X1 1X X2 2R/R/0 0B/B/0 0E/0E/0C/1C/100000101101011110101、10100101000010 10、1111000011110101、1010、11110000RR输入输入0000后状态后状态 BB输入输入00,00,再输入再输入 0101后状态后状态CC输入输入00,01,1100,01,11后状态后状态,且且Z Z1 1（开锁）（开锁）EE出错出错第43页/共113页 时序锁设计时序锁设计二、状态化简三、状态编码R 00 、B 01C 11 、E 10 确定触发器个数 N=4,且且22 4 n=2即需要即
46、需要2个个JK触发器触发器四、状态转换真值表第44页/共113页X1 X2 Y1 Y2 Y1n+1 Y2n+1 J1 K1 J2 K2 Z Z0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 00 0 1 1 0 0 1 1 1 11 11 11 10 1 0 0 0 1 0 1 1 0 00 1 0 1 0 1 0 0 0 00 1 1 0 1 0 0 00 0 0 00 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 11 0 0 0 1 0 0 0 1 0 1 1 0 0 0 01 0 0 1 1 0 1 1
47、 0 0 1 1 0 1 1 1 1 1 0 01 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 01 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 1 11 1 0 0 1 0 1 0 01 1 0 1 1 1 1 0 01 1 1 0 1 0 0 0 01 1 1 1 1 1 0 0 1第45页/共113页0 0 0 01 11 11 1 1 11 1 1 10 00 00 00 0 00 01 11 00 01 11 10100000010111111010X X1 1 X X2 2Y Y1 1 Y Y2 2Y1n+1J J2 2K K2 20
48、 00 0 0 00 0 0 00 0 0 00 00 0 0 01 11 1 1 1 00 01 11 00 01 11 10100000010111111010X X1 1 X X2 2Y Y1 1 Y Y2 20 00 00 0 0 00 01 10 00 0 00 01 11 00 01 11 10100000010111111010X X1 1 X X2 2Y Y1 1 Y Y2 21 1 1 11 10 0 0 00 0 0 01 1 1 10 01 1 1 11 1 00 01 11 00 01 11 10100000010111111010X X1 1 X X2 2Y Y1 1
49、 Y Y2 2J J1 1=X X1 1 K K1 1=X X1 1 X X2 2 J J2 2=X X1 1 X X2 2 Y Y1 1 K K2 2=X X2 2 X X1 1 Y Y1 1 Y2n+1第46页/共113页Z=Z=Y Y1 1 Y Y2 20 0 0 01 1 1 10 00 00 0 0 01 1 1 10 0 0 00 0 0 00 0 0 01 1 1 10 00 00 0 0 01 1 1 10 00 0 00 01 11 00 01 11 10100000010111111010X X1 1 X X2 2Y Y1 1 Y Y2 2J J1 1 时序锁设计时序锁设计
50、J J1 1=X X1 1 K K1 1=X X1 1 X X2 2 J J2 2=X X1 1 X X2 2 Y Y1 1 K K2 2=X X2 2 X X1 1 Y Y1 1 Z=Z=Y Y1 1 Y Y2 2第47页/共113页五、逻辑图0 0 1 1J J2 20 0 1 1J J1 1X X2 2CPCPX X2 2X X1 1X X1 1Y Y1 1Y Y1 1Y Y2 2 Z ZK K2 2K K1 1+第48页/共113页同步二进制串行加法器设计要求：设计一个同步二进制串行加法器同步二进制串行加法器X X1 1CPCPZ ZX X2 2设串行加法器内部状态：设串行加法器内部状