《8电工电子技术-组合逻辑电路qqb.pptx》由会员分享，可在线阅读，更多相关《8电工电子技术-组合逻辑电路qqb.pptx（30页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、组合逻辑电路组合逻辑电路电工电子技术电工电子技术电工电子技术电工电子技术 组合逻辑电路组合逻辑电路 组合逻辑电路的分析步骤组合逻辑电路的分析步骤 例题例题组合逻辑电路组合逻辑电路 第一节第一节 组合逻辑电路的分析组合逻辑电路的分析 第二节第二节 组合逻辑电路的设计组合逻辑电路的设计 第三节第三节 编码器和译码器编码器和译码器 第五节第五节 运算器运算器一、组合逻辑电路一、组合逻辑电路数字电路数字电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路组合逻辑电路在任意时刻，输出状态值组合逻辑电路在任意时刻，输出状态值取决于该时刻各输入状态的组合，而与先前取决于该时刻各输入状态的组合，而与先前状态无
2、关的逻辑电路。状态无关的逻辑电路。二、组合逻辑电路的分析步骤二、组合逻辑电路的分析步骤 由已知逻辑图列写逻辑表达式；由已知逻辑图列写逻辑表达式；化简表达式；化简表达式；列写真值表；列写真值表；分析逻辑功能。分析逻辑功能。例：例：分析电路的逻辑功能。分析电路的逻辑功能。&F&A B&A B A BF 0 0 0 1 1 0 1 10110异或门异或门=1=1例：例：分析电路的逻辑功能。分析电路的逻辑功能。A B A BF 0 0 0 1 1 0 1 10110同或门同或门&F&A B&BAAB例：例：裁判表决电路裁判表决电路BA CA、B、C表示三表示三名裁判，其中名裁判，其中A是主裁判，是主裁
3、判，B、C是副裁判。判是副裁判。判断工作过程。断工作过程。F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00000111 当主裁判和一当主裁判和一名副裁判认为合格名副裁判认为合格时灯亮。时灯亮。AC&例：例：分析下图，写出逻辑表达式并化简。分析下图，写出逻辑表达式并化简。&1F1&A BCABC A+ABC C=ABC例：例：如图，一个用于保险柜的密码锁控制电路，如图，一个用于保险柜的密码锁控制电路，开锁的条件是：开锁的条件是：(1)要拨对密码；要拨对密码；(2)要将开锁控要将开锁控制开关制开关S闭合。条件满足，开锁信号为闭
4、合。条件满足，开锁信号为1，报警信，报警信号为号为0；条件不满足，开锁信号为；条件不满足，开锁信号为0，报警信号为，报警信号为1，警铃报警，警铃报警。试分析该电路的密码。试分析该电路的密码。A BCDSEC&F1开锁信号开锁信号F2报警信号报警信号 BAF11，ABCD1001 密码是密码是1001。F21，ABCD1001 警铃报警警铃报警。例：例：已知输入信号波形如图，试画输出波形图。已知输入信号波形如图，试画输出波形图。&1&1A BCFABC01 00 01 11 10FA BC0000000 第二节第二节 组合逻辑电路的设计组合逻辑电路的设计 组合逻辑电路的设计步骤组合逻辑电路的设计
5、步骤 例题例题一、组合逻辑电路的设计步骤一、组合逻辑电路的设计步骤 分析逻辑功能；分析逻辑功能；列写真值表；列写真值表；由真值表列写逻辑表达式；由真值表列写逻辑表达式；化简表达式；化简表达式；画出逻辑图。画出逻辑图。例：例：已知输入输出波形，试写出逻辑表达式，已知输入输出波形，试写出逻辑表达式，并变换为与非形式，并以与非门实现。并变换为与非形式，并以与非门实现。ABCF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 10000011ABC01 00 01 11 10111ABBCFA BC例：例：设计一个三输入三输出的逻辑电路。
6、当设计一个三输入三输出的逻辑电路。当A=1，B=C=0，红、绿灯亮；当，红、绿灯亮；当C=1，B=A=0，黄、绿灯，黄、绿灯亮；当亮；当A=B=C=0，三个灯全亮。（，三个灯全亮。（P853-9）A、B、C为三输入端，为三输入端，F1、F2、F3分别代表分别代表红、黄、绿灯，红、黄、绿灯，1 表示灯亮；表示灯亮；0 表示表示灯灭。灯灭。A B C F1 F2 F3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1111111解：解：&F2A BC&F1F31 第三节第三节 编码器和译码器编码器和译码器 编码器编码器 译码器译码器一、编码器一、编
7、码器 数字电路中，有时需要把某种控制信息数字电路中，有时需要把某种控制信息用一个规定的二进制数来表示，这种表示控用一个规定的二进制数来表示，这种表示控制信息的二进制数称为制信息的二进制数称为代码代码。将控制信息转。将控制信息转换成代码的过程称为换成代码的过程称为编码编码。实现编码的组合。实现编码的组合逻辑电路称为逻辑电路称为编码器编码器。编码器编码器N2nn 二进制编码器二进制编码器对对N个信号进行编码，要保证个信号进行编码，要保证2nN。Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0
8、0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 二进制编码器将八个高低电平信号变为二进制编码器将八个高低电平信号变为八个不同的三位二值代码。八个不同的三位二值代码。Y0Y7中任意时刻只允许有一个输入为中任意时刻只允许有一个输入为高电平信号。高电平信号。二十进制编码器二十进制编码器将将Y0Y9 编成十个二值代码的电路。编成十个二值代码的电路。编码器编码器Y0Y9DCBAT74148 83 线
9、优先编码器线优先编码器 T34183 线优先编码器线优先编码器 T1147二十二十 进制优先编码器进制优先编码器常用编码器集成电路常用编码器集成电路填空填空：计算机键盘上：计算机键盘上101个键盘用二进制代个键盘用二进制代码进行编码，至少应为码进行编码，至少应为_位二进制数。位二进制数。2n101 n=77二、译码器二、译码器 译码译码是编码的逆过程，是将输入代码的是编码的逆过程，是将输入代码的含义含义“翻译翻译”成一组高低电平信号。实现译成一组高低电平信号。实现译码的组合逻辑电路称为码的组合逻辑电路称为译码器译码器。译码器译码器N2nn N2n 线译码器线译码器24 线线译码器译码器38 线
10、线416 线线Y0&A B&Y1Y2Y324 线译码器线译码器Y0AB A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0此译码器此译码器 输出低电输出低电平有效。平有效。E 加入使能端加入使能端E，可以控，可以控制译码器的工作。制译码器的工作。E1，Y0Y3都为都为1，译码，译码器不工作；器不工作；E0，译码器正常工作。，译码器正常工作。显示译码器显示译码器数字显示电路数字显示电路译码器译码器驱动器驱动器显示器显示器常用的显示方式：字形重叠式常用的显示方式：字形重叠式 分段式分段式 点阵式点阵式 常用的数码显示管：辉
11、光数码管常用的数码显示管：辉光数码管 荧光数码管荧光数码管 液晶显示器液晶显示器 发光二极管发光二极管(LED)七段七段LED显示器显示器abcdefgf g a be d c a b c d e f g 共阴极共阴极a b c d e f g 共阳极共阳极E74LS139 双双24 线译码器线译码器 74LS1383 8线译码器线译码器 T337七段译码显示器七段译码显示器T1047七段译码驱动器七段译码驱动器常用译码器集成电路常用译码器集成电路显示译显示译码器码器A3A2A1A000001001第五节第五节 运算器运算器 加法器加法器 比较器比较器一、加法器一、加法器 半加器半加器 不考虑
12、进位，将两个二进制数不考虑进位，将两个二进制数A和和B相加，相加，称为称为半加半加。实现半加运算的电路称为。实现半加运算的电路称为半加器半加器。令令A、B为加数，为加数，S为和，为和，C为进位。可得为进位。可得真值表：真值表：A B S C 0 0 0 1 1 0 1 110010001CA B逻辑图逻辑图=1 ABSC逻辑符号逻辑符号 coABSC 全加器全加器 相加时考虑来自低位的进位，称为相加时考虑来自低位的进位，称为全加全加。实现全加运算的电路称为实现全加运算的电路称为全加器全加器。令令Ai、Bi为加数为加数Ci-1为低位进位，为低位进位，Si为和，为和，Ci为高位进位。可得真值表：为
13、高位进位。可得真值表：A B Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1001000110010111逻辑符号逻辑符号cI coAiBiCi-1SiCi逻辑图逻辑图AiBiSiCi co1 coCi1 多位数相加，可多位数相加，可采用并行相加串行采用并行相加串行进位的方式。进位的方式。二、比较器二、比较器 比较器是对两个数比较器是对两个数A、B 进行比较以判断进行比较以判断其大小的电路。其大小的电路。F1 F2 F3AB比较器比较器(A B)(A=B)(A B)A B F1 F2 F3 0 0 0 1 1 0 1 1011000100100&1A B&F2 F1 F3谢 谢！谢谢观看/欢迎下载BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES.BY FAITH I BY FAITH