《EDA课程设计(多功能数字电子钟)uwb.pptx》由会员分享，可在线阅读，更多相关《EDA课程设计(多功能数字电子钟)uwb.pptx（123页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 数字电子技术基础数字电子技术基础 EDA EDA课程设计课件课程设计课件 授课教师：朱如琪授课教师：朱如琪 华中科技大学文华学院华中科技大学文华学院 课设须知课设须知 一、时间共计一、时间共计2周，即周，即17、18周周；二、地点：实验中心计算机机房、实验室、图书馆及教二、地点：实验中心计算机机房、实验室、图书馆及教室室；三、集体授课，即三、集体授课，即17周的星期周的星期1、2、3上午；上午；四、在每日上午四、在每日上午8：0011：00,下午下午2：30 5：30为辅为辅导答疑、上机、下载时间导答疑、上机、下载时间 和自学设计查询资料等安排；和自学设计查询资料等安排；五、负责辅导答疑老师
2、是祝宏、惠志敏、朱老师、赵慧、五、负责辅导答疑老师是祝宏、惠志敏、朱老师、赵慧、和郭婷老师（不分班）；负责和郭婷老师（不分班）；负责 下载验证及验收的老师是祝下载验证及验收的老师是祝宏（宏（1班）、惠志敏（班）、惠志敏（2班）、班）、赵慧（赵慧（3班）、和郭婷（班）、和郭婷（4班）班）朱老师（朱老师（5班）班）；六、一人一组，下载演示，经教师验收及提问后，课六、一人一组，下载演示，经教师验收及提问后，课设成绩有效设成绩有效；七、七、课设报告于课设报告于7月月2前必须交到教师，不要复制，前必须交到教师，不要复制，否则酌情处，倡导自学与交流，否则酌情处，倡导自学与交流，；课设须知课设须知 八、成绩
3、评定分八、成绩评定分3个部分：个部分：基本功能下载演示；基本功能下载演示；功能扩展及应用描述语言功能扩展及应用描述语言Verilog HDL；课设课设报告（报告（*课设报告有规范要求）。课设报告有规范要求）。九、学生上机机房安排：实验中心机房九、学生上机机房安排：实验中心机房501、502。讲座一：讲座一：课设课设开题及设计与仿真方法辅导开题及设计与仿真方法辅导讲座二：讲座二：EDA EDA开发板（装置）和下载过程开发板（装置）和下载过程讲座三：讲座三：Quartus（高版本）与（高版本）与 DE2开发板开发板入门指导入门指导 (自愿参加自愿参加)课程设计辅导讲座课程设计辅导讲座 数电课程设计
4、讲座一：数电课程设计讲座一：课设开题及设计与仿真方法课设开题及设计与仿真方法 辅导辅导 第一部分第一部分 课设概述课设概述 一、目的一、目的 二、要求二、要求 三、三、EDA技术简述技术简述 四、数字系统的实现四、数字系统的实现 五、小型数字系统设计方法五、小型数字系统设计方法 六、撰写课设报告格式及要求六、撰写课设报告格式及要求 七、七、课设注意事项课设注意事项 一、课程设计一、课程设计目的目的 1、课程设计是一实践教学环节，是针课程设计是一实践教学环节，是针对对数字电子技术数字电子技术课程的要求，结合课程的要求，结合实践实践对学生进行综合设计性训练，对学生进行综合设计性训练，在自在自学和实
5、践学和实践训练训练中中培养学生培养学生理论联系实践理论联系实践和实践动手能力，独立地解决实际问题和实践动手能力，独立地解决实际问题能力。能力。一、目的：一、目的：一、课程设计一、课程设计目的目的 2 2、通过课程设计是使学生通过课程设计是使学生熟悉和了解熟悉和了解可编程专用数字逻辑电路的设计、开发可编程专用数字逻辑电路的设计、开发流程，熟悉和了解现代流程，熟悉和了解现代EDAEDA设计工具，设计工具，初初步掌握原理图形输入法和步掌握原理图形输入法和Verilog HDLVerilog HDL语语言的编程方法，掌握数字电子系统层次言的编程方法，掌握数字电子系统层次化的设计方法。化的设计方法。一、
6、目的：一、目的：一、课程设计一、课程设计目的目的 3、提高提高学生应用计算机技术进行数学生应用计算机技术进行数字电路和小型数字系统的设计、仿真和字电路和小型数字系统的设计、仿真和辅助分析的能力；辅助分析的能力；4 4、重在参与（亲自实践、重在参与（亲自实践!），体会过），体会过程（有很多细节程（有很多细节!），积累知识和实践认），积累知识和实践认识。识。注：小型注：小型数字系统的定义：多个功能数字系统的定义：多个功能底层模块链接构成的顶层模块，即硬件底层模块链接构成的顶层模块，即硬件系统。系统。课程设计课题课程设计课题 小型数字系统：多功能数字电子钟的顶层逻辑小型数字系统：多功能数字电子钟的顶
7、层逻辑电路（参考）电路（参考）二、课程设计要求二、课程设计要求 1 1、综合应用综合应用数字电子技术基础数字电子技术基础课程中课程中的理论知识去独立地完成一个设计课题；的理论知识去独立地完成一个设计课题；二、要求二、要求 2 2、鼓励学生自学和查阅有关参考资料，、鼓励学生自学和查阅有关参考资料，培养学生独立分析和解决实际问题的能培养学生独立分析和解决实际问题的能力；力；二、课程设计要求二、课程设计要求 3 3、熟悉和了解现代、熟悉和了解现代EDAEDA设计、编程、编译、设计、编程、编译、仿真及下载技术的全过程；仿真及下载技术的全过程；4 4、学会撰写课程设计报告；、学会撰写课程设计报告；5 5
8、、熟悉培养严肃认真的工作作风和严、熟悉培养严肃认真的工作作风和严谨科学态度。谨科学态度。三、三、EDA技术简述技术简述 EDA是电子设计自动化（是电子设计自动化（Electron Design Automatio）目前电子技术的发展使电子系统越来越来目前电子技术的发展使电子系统越来越来复杂，传统的手工和简单工具已无法满足设计复杂，传统的手工和简单工具已无法满足设计需求，因而利用计算机和相应的设计软件成为需求，因而利用计算机和相应的设计软件成为当前常用的设计方法。数字系统设计的发展日当前常用的设计方法。数字系统设计的发展日新月异，数字系统设计的理念和设计方法在过新月异，数字系统设计的理念和设计方
9、法在过去的几十年时间也发生了深刻的变化，去的几十年时间也发生了深刻的变化，三、三、EDA技术简述技术简述三、三、EDA技术简述技术简述 EDA是电子设计自动化（是电子设计自动化（Electron Design Automatio）数字系统设计过程被称之为一个自顶向下数字系统设计过程被称之为一个自顶向下的分级设计过程。设计过程的任何阶段，都可的分级设计过程。设计过程的任何阶段，都可以利用仿真工具对仍处于设计过程中的系统描以利用仿真工具对仍处于设计过程中的系统描述进行性能评估与正确性检测。述进行性能评估与正确性检测。一个电子系统设计就是从顶层到底层，边一个电子系统设计就是从顶层到底层，边设计，边仿
10、真，并依据仿真结果，反复调整或设计，边仿真，并依据仿真结果，反复调整或优化的过程。优化的过程。三、三、EDA技术简述技术简述三、三、EDA技术简述技术简述 目前目前EDAEDA电子技术的发展已成为现代设计技电子技术的发展已成为现代设计技术的核心，没有术的核心，没有EDAEDA技术支持，想要完成超大技术支持，想要完成超大规模集成电路和专用功能集成电路的设计制造规模集成电路和专用功能集成电路的设计制造是不可想象。是不可想象。三、三、EDA技术简述技术简述三、三、EDA技术简述（技术简述（ISP器件的开发流程）器件的开发流程）四、数字系统的实现四、数字系统的实现 1 1、可编程逻辑器件（、可编程逻辑
11、器件（PLDPLDProgrammable Programmable Logic DeviceLogic Device）和）和EDAEDA技术的出现改变了传统技术的出现改变了传统的设计思想，使人们可以通过设计芯片来实现的设计思想，使人们可以通过设计芯片来实现各种不同的功能。将原来由电路板设计完成的各种不同的功能。将原来由电路板设计完成的工作大部分放在芯片中进行，大大减轻了原理工作大部分放在芯片中进行，大大减轻了原理图和印制板设计的工作量和难度，且增加了设图和印制板设计的工作量和难度，且增加了设计的自由度，提高效率。计的自由度，提高效率。四、数字系统的实现四、数字系统的实现四、数字系统的实现四、
12、数字系统的实现 2 2、目前目前EDAEDA开发软件和开发软件和PLDPLD器件也提供了强有器件也提供了强有力的支持。力的支持。用户只要对它编程就可以实现所用户只要对它编程就可以实现所需要的功能，而且可以反复修改、反复编程需要的功能，而且可以反复修改、反复编程（至少一万次），保持信息时间有（至少一万次），保持信息时间有2020年，具有年，具有无可比拟的方便性和灵活性。无可比拟的方便性和灵活性。四、数字系统的实现四、数字系统的实现四、数字系统的实现四、数字系统的实现 3 3、CPLD CPLD（Complex Programmable Logic Complex Programmable Log
13、ic DeviceDevice）/FPGA/FPGA（Field Programmable Gate Field Programmable Gate Array Array）还具有静态可重复编程或在线动态还具有静态可重复编程或在线动态重构特性，使硬件的功能可象软件一样通过编重构特性，使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性分方便，而且极大地提高了电子系统的灵活性和通用能力。（复杂和通用能力。（复杂PLDPLD和现场可编程门阵列）和现场可编程门阵列）四、数字系统的实现四、数字系统的实现四
14、、数字系统的实现四、数字系统的实现 4、专用集成电路（专用集成电路（ASICASIC）是指专门为某一应）是指专门为某一应用领域或专门用户需要而设计、制造的集成电用领域或专门用户需要而设计、制造的集成电路。它可以将某些专业电路或电子系统设计在路。它可以将某些专业电路或电子系统设计在一个芯片上，构成单片集成系统，即片上系统一个芯片上，构成单片集成系统，即片上系统SOC(System on Chip)SOC(System on Chip)。ASIC ASIC作为集成电作为集成电路（路（ICIC）技术与特定用户的整机或系统技术紧）技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比，在构成
15、密结合的产物，与通用集成电路相比，在构成电子系统时具有以下几个方面的优越性：电子系统时具有以下几个方面的优越性：四、数字系统的实现四、数字系统的实现四、数字系统的实现四、数字系统的实现 缩小体积、减轻重量、降低功耗；缩小体积、减轻重量、降低功耗；提高可靠性，用提高可靠性，用ASICASIC芯片进行系统集成后外芯片进行系统集成后外部连线减少，因而可靠性明显提高；部连线减少，因而可靠性明显提高；易于获得高性能，易于获得高性能，ASICASIC是针对专门应用而特是针对专门应用而特别设计的；系统设计、电路设计、工艺设计之别设计的；系统设计、电路设计、工艺设计之间紧密结合，这种一体化的设计有利于获得前间
16、紧密结合，这种一体化的设计有利于获得前所未有的高性能系统；所未有的高性能系统；增强保密性，电子产品中的增强保密性，电子产品中的ASICASIC芯片对用户芯片对用户来说相当于一个来说相当于一个 黑匣子黑匣子，难于仿造；，难于仿造；在大批量应用时，可显著降低系统成本。在大批量应用时，可显著降低系统成本。四、数字系统的实现四、数字系统的实现五、数字系统的设计方法五、数字系统的设计方法 1 1、分为原理图输入法和硬件描述语言分为原理图输入法和硬件描述语言设计两种方式。原理图输入法具有直观、设计两种方式。原理图输入法具有直观、形象等优点。形象等优点。硬件描述语言硬件描述语言(如如Verilog Veri
17、log HDLHDL语言）设计是一种利用文本形式描述语言）设计是一种利用文本形式描述自己的设计，然后利用自己的设计，然后利用EDAEDA工具进行综合工具进行综合和仿真，最后转变为某种目标文件，再和仿真，最后转变为某种目标文件，再用用CPLDCPLD和和FPGAFPGA器件来具体实现。器件来具体实现。五、数字系统的设计方法五、数字系统的设计方法五、数字系统的设计方法五、数字系统的设计方法 2、普遍应用自顶向下的设计过程普遍应用自顶向下的设计过程(Top-(Top-down)down)。首先从系统的顶层（顶层工程文。首先从系统的顶层（顶层工程文件）开始，根据用户的要求对系统作准件）开始，根据用户的
18、要求对系统作准确描述，即确定系统的输入和输出的关确描述，即确定系统的输入和输出的关系。再将系统划分和定义为能够实现的、系。再将系统划分和定义为能够实现的、相对独立的子系统（底层模块）设计，相对独立的子系统（底层模块）设计，然后利用然后利用EDAEDA来具体实现。来具体实现。五、数字系统的设计方法五、数字系统的设计方法五、数字系统的设计方法五、数字系统的设计方法 3 3、Verilog HDL Verilog HDL 语言是用于数字电路设计语言是用于数字电路设计硬件描述语言，并已成为硬件描述语言，并已成为IEEEIEEE标准。可以很容标准。可以很容易地把已完成的设计移植到不同厂家不同型号易地把已
19、完成的设计移植到不同厂家不同型号的型片上。的型片上。Verilog HDL Verilog HDL 语言能形式化、抽语言能形式化、抽象地表示电路的结构和行为，支持逻辑设计中象地表示电路的结构和行为，支持逻辑设计中层次与领域的描述，可借用高级语言的特点来层次与领域的描述，可借用高级语言的特点来简化电路的描述，并具有电路仿真与验证机制简化电路的描述，并具有电路仿真与验证机制以保证设计的正确。此外，它还具有工艺无关以保证设计的正确。此外，它还具有工艺无关性性。五、数字系统的设计方法五、数字系统的设计方法六、撰写数字系统的设计报告六、撰写数字系统的设计报告 1 1、封面封面数字电路数字电路EDA课程设
20、计报告、专业、班级、课程设计报告、专业、班级、姓名、学号、合作者、指导教师及制作日期姓名、学号、合作者、指导教师及制作日期；2 2、标题及任务书标题及任务书 ；3 3、关键词（不少于关键词（不少于5 5个）；个）；4 4、内容摘要；内容摘要；5 5、总体方案或工作原理示意框图（或流程图）总体方案或工作原理示意框图（或流程图）；6 6、顶层逻辑电路图组成、信号定义及原理简单叙述顶层逻辑电路图组成、信号定义及原理简单叙述；7 7、低层功能模块设计，逻辑抽象（定义低层功能模块设计，逻辑抽象（定义 input input 和和 outputoutput），简述逻辑电路工作原理，并要求附有），简述逻辑电
21、路工作原理，并要求附有*.gdf*.gdf 和和*.v*.v文件及文件中语句注释；文件及文件中语句注释；六、撰写设计报告格式及要求六、撰写设计报告格式及要求(供参考供参考)六、撰写数字系统的设计报告六、撰写数字系统的设计报告 8、对应各模块功能仿真波形（数据分析）分析及结论对应各模块功能仿真波形（数据分析）分析及结论；9 9、选用、选用芯片型号、定义芯片管脚号（列表格示意）及简芯片型号、定义芯片管脚号（列表格示意）及简述下载过程述下载过程；10、课程设计、课程设计设计中遇到问题及解决方法设计中遇到问题及解决方法 ；11、课程设计、课程设计设计项目完成最终结论设计项目完成最终结论 ；12、课程设
22、计课程设计项目的特点和实用性项目的特点和实用性 ；13、心得体会或结束语心得体会或结束语 ；14、参阅教材及文献参阅教材及文献 ；15、其他其他。上述共计上述共计15项栏目项栏目六、撰写设计报告格式及要求六、撰写设计报告格式及要求(供参考供参考)七、数字电路课程设计须知七、数字电路课程设计须知 1 1、课设一人一组；课设一人一组；2 2、学生必须独立完成编程、仿真及下载全过程，并演学生必须独立完成编程、仿真及下载全过程，并演示经各班教师验收后，学生课设成绩有效；示经各班教师验收后，学生课设成绩有效；3 3、课设设计报告一人一份，课设设计报告一人一份，课设报告按照课设报告按照要求格式书写（至少含
23、有要求格式书写（至少含有12项），定于项），定于18周末（周末（6月月24日）日）前交前交，不要复制，否则酌情处理，倡导自学与交流，不要复制，否则酌情处理，倡导自学与交流，要要讲诚信讲诚信；4、成绩评定分成绩评定分5部分：部分：多功能数字电子钟基本功能多功能数字电子钟基本功能实现为实现为60分；分；课设报告分为课设报告分为20分；分；扩展电子扩展电子钟功能加分；钟功能加分；用用Verilog语言描述编程文件加分；语言描述编程文件加分；有有创新项目加分；总分为创新项目加分；总分为100分，即分，即2个学分。个学分。七、课程设计注意事项七、课程设计注意事项第二部分第二部分 课程设计举例课程设计举例
24、 课程设计举例课程设计举例方法一：用原理图输入方法一：用原理图输入方法二：用方法二：用Verilog HDL描述语言描述语言 标题：设计汽车尾灯指示控制电路标题：设计汽车尾灯指示控制电路(vlkc2.gdf)(vlkc2.gdf)任务书：任务书：设计要求是假设汽车尾部左、右两侧各设计要求是假设汽车尾部左、右两侧各有三个指示灯（用发光二极管模拟）有三个指示灯（用发光二极管模拟）控制功能包括：控制功能包括：正常行驶时指示灯全灭；正常行驶时指示灯全灭；汽车临时刹车时，左、右两侧三个指示灯汽车临时刹车时，左、右两侧三个指示灯全亮；全亮；右转弯时，右侧三个指示灯按循环顺序点右转弯时，右侧三个指示灯按循环
25、顺序点亮；亮；设计项目举例（方法一：用原理图输入）设计项目举例（方法一：用原理图输入）标题：设计汽车尾灯控制电路标题：设计汽车尾灯控制电路(vlkc2.gdf)(vlkc2.gdf)左转弯时，左侧三个指示灯按循环顺序点亮；左转弯时，左侧三个指示灯按循环顺序点亮；汽车倒车时，所有指示灯按汽车倒车时，所有指示灯按CLK信号同步信号同步闪烁；闪烁；请在请在 在在MaxMaxplusplus软件系统平台上建立汽车软件系统平台上建立汽车尾灯控制电路的顶层电路文件并完成编译和仿真。尾灯控制电路的顶层电路文件并完成编译和仿真。设计项目举例（方法一：用原理图输入）设计项目举例（方法一：用原理图输入）方法一：用
26、原理图输入其方法一：用原理图输入其设计步骤设计步骤 1 1、逻辑抽象；、逻辑抽象；2 2、按题意列功能表、按题意列功能表 ；3 3、设计系统原理框图、顶层图形文件和子模、设计系统原理框图、顶层图形文件和子模块；块；4 4、建立文件夹，输入设计工程项目名和建顶、建立文件夹，输入设计工程项目名和建顶层图形文件（空壳）；层图形文件（空壳）；5 5、设计底层各模块、设计底层各模块*.gdf*.gdf 文件，仿真底层各文件，仿真底层各模块模块*.gdf*.gdf文件（略），分析正确并打包；文件（略），分析正确并打包；6 6、打开顶层图形文件，调用创建包符号，设、打开顶层图形文件，调用创建包符号，设计数字
27、系统原理图；计数字系统原理图；7 7、仿真顶层、仿真顶层*.gdf*.gdf 文件，并分析仿真波形，文件，并分析仿真波形，分析正确后并定义芯片管脚号、下载；分析正确后并定义芯片管脚号、下载；8 8、给出结论、给出结论 。vlkc2.gdf 1 1、逻辑抽象：输入变量有逻辑抽象：输入变量有 时钟时钟CLKCLK（CPCP），），模式输入模式输入I4I4、I3I3、I2I2、I1I1、I0I0；输出变量：；输出变量：汽车尾部左、右两侧共有汽车尾部左、右两侧共有6 6个输出变量，即个输出变量，即L3L3、L2L2、L1L1及及R3R3、R2R2、R1R1。画示意框图。画示意框图 。2 2、汽车尾灯控
28、制电路功能表如下表所示。汽车尾灯控制电路功能表如下表所示。设计项目举例（方法一：用原理图输入）设计项目举例（方法一：用原理图输入）功能表如下表所示：功能表如下表所示：将功能栏目设为地址输入（将功能栏目设为地址输入（A2,A1,A0），其），其功能表功能表如下表所示：如下表所示：注：三位二进制环形计数器注：三位二进制环形计数器Q2,Q1,Q0 将功能栏目设为地址输入，其将功能栏目设为地址输入，其功能表如下表所示：功能表如下表所示：将功能栏目设为最小项地址输入，其将功能栏目设为最小项地址输入，其功能表如下功能表如下表所示，表所示，试用最小项形式表示其逻辑函数。试用最小项形式表示其逻辑函数。将功能栏
29、目设为最小项地址输入，其功能表如下将功能栏目设为最小项地址输入，其功能表如下表所示，试用最小项形式表示其逻辑函数。表所示，试用最小项形式表示其逻辑函数。逻辑函数产生器：汽车尾灯控制电路逻辑函数产生器：汽车尾灯控制电路逻辑函数产生器：汽车尾灯控制电路逻辑函数产生器：汽车尾灯控制电路 数据选择器数据选择器74LS151 的应用的应用解：解：先写出最小项表达式如先写出最小项表达式如R1 。3 3、设计汽车尾灯控制电路框图、及设计汽车尾灯控制电路框图、及顶层原理顶层原理图图如图如图1 1所示。所示。图图1 尾灯控制电路顶级框图和顶层原理图尾灯控制电路顶级框图和顶层原理图 4、顶层、顶层*.gdf原理图
30、形文件如图原理图形文件如图2所示。所示。图图2 尾灯控制电路的顶层图形文件尾灯控制电路的顶层图形文件 5 5、建立设计工程项目名和顶层图形文件（空、建立设计工程项目名和顶层图形文件（空壳壳vlkc2.gdfvlkc2.gdf）6 6、设计底层各模块、设计底层各模块*.gdf*.gdf 文件，仿真底层各文件，仿真底层各模块模块*.gdf*.gdf文件（略），分析并打包；文件（略），分析并打包；ic1模块逻辑电路图及创建符号模块逻辑电路图及创建符号 、编码器的功能：列功能表；、编码器的功能：列功能表；、编码器的组成：由、编码器的组成：由74148和非门构成。和非门构成。ic1模块逻辑电路图及创建符
31、号模块逻辑电路图及创建符号 逻辑电路原理简述：逻辑电路原理简述：由由8/3线优先编码器线优先编码器74LS148和非门电路组成的和非门电路组成的5/3编码器电路。输入变量为编码器电路。输入变量为IN4.0,输出变量为输出变量为A2,A1,A0；当输入变量为当输入变量为IN4.0=01111时时,即得即得A2A1A0=100,推理得推理得IN4.0=10111时时,即得即得A2A1A0=011,。完成。完成5/3编编码器电路功能。（参阅教材码器电路功能。（参阅教材P140页集成电路页集成电路CD4532）ic1模块逻辑电路图、仿真波形及创建符号模块逻辑电路图、仿真波形及创建符号 ic1模块逻辑电
32、路图、仿真波形及创建符号模块逻辑电路图、仿真波形及创建符号 仿真波形分析及结论：仿真波形分析及结论：由仿真波形分析得知输入变量由仿真波形分析得知输入变量IN4.0 与输出变量与输出变量A2.0之间关系，分析过程完全符合之间关系，分析过程完全符合5/3线优先编码线优先编码器功能。逻辑电路设计正确。器功能。逻辑电路设计正确。ic2模块逻辑电路图及创建符号模块逻辑电路图及创建符号 、环形计数器的功能：画状态图；、环形计数器的功能：画状态图；、编码器的组成：由、编码器的组成：由D触发器和门构触发器和门构成，见教材成，见教材7P25页。页。ic2模块逻辑电路图、仿真波形及创建符号模块逻辑电路图、仿真波形
33、及创建符号 ic2模块逻辑电路图、仿真波形及创建符号模块逻辑电路图、仿真波形及创建符号 逻辑电路原理简述：参阅教材逻辑电路原理简述：参阅教材P258页例页例6.2.3。分析得。分析得由由D触发器和门电路组成的环形计数器。输入变量为触发器和门电路组成的环形计数器。输入变量为CLK,输出变量为输出变量为Q2,Q1,Q0；驱动方程为驱动方程为D2=Q1,D1=Q0,D0=Q1&Q0。状态方程为。状态方程为Q2=Q1,Q1=Q0,Q0=Q1&Q0;状态状换图为上述状态状换图为上述所示所示。ic2模块逻辑电路图及创建符号模块逻辑电路图及创建符号 ic2模块逻辑电路图及创建符号模块逻辑电路图及创建符号 仿
34、真波形分析及结论：仿真波形分析及结论：由仿真波形分析得知输入变量由仿真波形分析得知输入变量CLK上边沿作用下，上边沿作用下，输出变量输出变量Q2.0状态转换过程或称时序关系，分析状态转换过程或称时序关系，分析过程完全符合环形计数器状态转换图功能。电路设过程完全符合环形计数器状态转换图功能。电路设计正确。计正确。ic3模块逻辑电路图及创建符号模块逻辑电路图及创建符号 、函数发生器的功能：列功能表；、函数发生器的功能：列功能表；、写逻辑表达式；由最小项、写逻辑表达式；由最小项；、函数发生器的组成：由、函数发生器的组成：由74151数据选择器发器构成，见教材数据选择器发器构成，见教材P157页。页。
35、ic3模块逻辑电路图及创建符号模块逻辑电路图及创建符号 ic3模块逻辑电路图及创建符号模块逻辑电路图及创建符号 6 6、打开顶层图形文件，调用已创建包符号，、打开顶层图形文件，调用已创建包符号，设计数字系统原理电路图；设计数字系统原理电路图；7 7、仿真顶层、仿真顶层*.gdf*.gdf 文件，并分析仿真波形，文件，并分析仿真波形，分分析正确后并定义芯片管脚号、下载析正确后并定义芯片管脚号、下载。7 7、仿真顶层、仿真顶层*.gdf*.gdf 文件，并分析仿真波形，文件，并分析仿真波形，分分析正确后并定义芯片管脚号、下载析正确后并定义芯片管脚号、下载。8 8、结论：分析汽车尾灯控制电路的仿真波
36、形、结论：分析汽车尾灯控制电路的仿真波形图，由图可知仿真波形图具有图，由图可知仿真波形图具有5 5项功能，即项功能，即灭灯、急刹车、左拐弯、右拐弯及倒车等。灭灯、急刹车、左拐弯、右拐弯及倒车等。仿真波形图完全符合设计功能要求，设计达仿真波形图完全符合设计功能要求，设计达到课题要求。到课题要求。提问提问：若再增加二项功能，将作如何设计：若再增加二项功能，将作如何设计？课程设计举例课程设计举例方法一：用原理图输入方法一：用原理图输入方法二：用方法二：用Verilog HDL描述语言描述语言 汽车尾灯控制电路框图由三部分组汽车尾灯控制电路框图由三部分组成，即成，即5353线优先编码器、环形计数器线优
37、先编码器、环形计数器和组合逻辑电路组成。环形计数器的状和组合逻辑电路组成。环形计数器的状态图如图态图如图3 3所示。组合逻辑电路根据控所示。组合逻辑电路根据控制模式制模式A2 A1A2 A1、A0A0，并结合功能真值表，并结合功能真值表，用用Verilog HDLVerilog HDL硬件描述语言完成编译硬件描述语言完成编译和仿真。和仿真。(vkc2b.gdf)设计项目举例（方法二：用设计项目举例（方法二：用HDL描述语言）描述语言）方法二：用方法二：用Verlog HDL描述语言其设计步骤描述语言其设计步骤 1 1、建立文件夹，输入设计工程项目名和建顶、建立文件夹，输入设计工程项目名和建顶层
38、图形文件（空壳），保存文件层图形文件（空壳），保存文件(vkc2b.gdf)退出；退出；2 2、设计底层各模块、设计底层各模块*.v*.v 文件，仿真底层各模文件，仿真底层各模块块*.v*.v 文件（略），仿真波形正确并打文件（略），仿真波形正确并打包包；3 3、打开顶层图形文件、打开顶层图形文件(vkc2b.gdf)，调用已创，调用已创建建包包符号，设计数字系统原理图；符号，设计数字系统原理图；4 4、仿真顶层、仿真顶层*.gdf*.gdf 文件，并分析仿真波形，文件，并分析仿真波形，分析正确后并选用分析正确后并选用PLD芯片定义芯片管脚号、下载芯片定义芯片管脚号、下载；5 5、给出结论、给
39、出结论 。/*5/3线编码器线编码器 ic1*/moduleic1(I,A);output2:0 A;input4:0 I;reg2:0 A;always(I)begin if(I4=0)A=3b100;else if(I3=0)A=3b011;else if(I2=0)A=3b010;else if(I1=0)A=3b001;else if(I0=0)A=3b000;else A=3bx;endendmodule1、建立设计工程项目名和顶层图形文件（空壳）；、建立设计工程项目名和顶层图形文件（空壳）；2、设计底层各模块、设计底层各模块*.v 文件，仿真底层各模块文件，仿真底层各模块*.v 文
40、文件（略），仿真波形正确并打包；件（略），仿真波形正确并打包；/*环形计数器环形计数器 ic2*/moduleic2(Q,CLK);output2:0 Q;input CLK;reg2:0 Q;always(posedge CLK)begin Q2=Q1;Q1=Q0;Q0=Q1&Q0;endendmodule/*组合逻辑电路，即数字函数发生器组合逻辑电路，即数字函数发生器 ic3*/moduleic3(R3,R2,R1,L3,L2,L1,CLK,D,M);output R3,R2,R1,L3,L2,L1;input CLK;input2:0 D,M;reg R3,R2,R1;reg L3,L2
41、,L1;always(M or D or CLK )begin case(M)0:begin R2=0;R1=0;R0=0;L2=0;L1=0;L0=0;end 1:begin R2=1;R1=1;R0=1;L2=1;L1=1;L0=1;end 2:begin R2=D2;R1=D1;R0=D0;L2=0;L1=0;L0=0;end 3:begin R2=0;R1=0;R0=0;L2=D0;L1=D1;L0=D2;end 4:begin R2=CLK;R1=CLK;R0=CLK;L2=CLK;L1=CLK;L0=CLK;end endcaseendEndmodule 4、仿真顶层、仿真顶层*.
42、gdf 文件，并分析仿真波形，文件，并分析仿真波形，分析分析正确后并选用正确后并选用PID及定义芯片管脚号、下载；及定义芯片管脚号、下载；3、打开顶层图形文件，调用已创建、打开顶层图形文件，调用已创建包包符号，符号，设计数字系统原理电路图；设计数字系统原理电路图；5、结论：分析汽车尾灯控制电路的仿真波形图，由图可知仿、结论：分析汽车尾灯控制电路的仿真波形图，由图可知仿真波形图具有真波形图具有5项功能，即灭灯、急刹车、左拐弯、右拐弯及倒项功能，即灭灯、急刹车、左拐弯、右拐弯及倒车等。仿真波形图完全符合设计功能要求，设计达到课题要求。车等。仿真波形图完全符合设计功能要求，设计达到课题要求。第三部分
43、第三部分 课程设计项目简述课程设计项目简述课程设计课题课程设计课题 设计要求：设计要求：小时计数器为小时计数器为8421BCD码码24进制进制；分；分和秒计数器为和秒计数器为8421BCD码码60进制计数器；进制计数器；基本功能为：基本功能为：正常走时；正常走时；能校时和校分；能校时和校分；整点报时；整点报时；时段控制。时段控制。扩展功能例如扩展功能例如定点闹时；定点闹时；星期计数星期计数显示；显示；。系统示意框图如下图所示。系统示意框图如下图所示。1、多功能数字电子钟（必做）、多功能数字电子钟（必做）课程设计课题课程设计课题 信号定义：信号定义：系统示意框图图中输入变量为秒时钟系统示意框图图
44、中输入变量为秒时钟CPSCPS，校时、校分变量为，校时、校分变量为SWHSWH、SWM SWM；输出变量为小时；输出变量为小时H H、分、分M M及秒及秒S S，以及报时，以及报时FUFU和时段控制变量和时段控制变量Z Z。1、多功能数字电子钟（必做）、多功能数字电子钟（必做）课程设计课题课程设计课题 请用原理图输入法（即图形输入法）及硬件描述语言请用原理图输入法（即图形输入法）及硬件描述语言设计（设计（Verilog HDL语言）两种方法在语言）两种方法在Max-plus软件软件系统平台上建立多功能数字电子钟电路的系统平台上建立多功能数字电子钟电路的 顶层文件并顶层文件并完成编译、仿真及下载
45、。完成编译、仿真及下载。1、多功能数字电子钟（必做）、多功能数字电子钟（必做）课程设计课题课程设计课题 、输入变量：时钟输入变量：时钟CPS，校分变量为，校分变量为SWH、SWM；输出变量：输出变量：小时计时小时计时H7.4、H3.0为为8421BCD码输出，码输出，其时钟为其时钟为CPH；分计时；分计时M7.4、M3.0为为8421BCD码输出，码输出，其时钟为其时钟为CPM;秒计时秒计时S7.4、S3.0为为8421BCD码输出，码输出，其时钟为其时钟为CPS；报时；报时FU和时段控制变量和时段控制变量Z等。等。、建议：在顶层文件中，由若干低层模块（建议：在顶层文件中，由若干低层模块（“打
46、包打包”）组成整个多功能数字钟，事先分别对各模块作设计、）组成整个多功能数字钟，事先分别对各模块作设计、仿真及打包（创建的新的逻辑电路包），仿真及打包（创建的新的逻辑电路包），最后级连各模块，最后级连各模块，统调、仿真、选择芯片及下载，从而实现各项功能。统调、仿真、选择芯片及下载，从而实现各项功能。1、多功能数字电子钟、多功能数字电子钟撰写数字系统的设计报告撰写数字系统的设计报告 1 1、封面封面数字电路数字电路EDA课程设计报告、专业、班级、课程设计报告、专业、班级、姓名、学号、合作者、指导教师及制作日期姓名、学号、合作者、指导教师及制作日期；2 2、标题及任务书标题及任务书 ；3 3、关键
47、词（不少于关键词（不少于5 5个）；个）；4 4、内容摘要；内容摘要；5 5、总体方案示意图或工作原理框图（或流程图）总体方案示意图或工作原理框图（或流程图）；6 6、顶层逻辑电路图组成、信号定义及简单叙述顶层逻辑电路图组成、信号定义及简单叙述；7 7、低层功能模块设计，逻辑抽象（定义低层功能模块设计，逻辑抽象（定义 input input 和和 outputoutput），简述逻辑电路工作原理，并要求附有），简述逻辑电路工作原理，并要求附有*.gdf*.gdf 和和*.v*.v文件及文件中语句注释；文件及文件中语句注释；撰写设计报告格式及要求撰写设计报告格式及要求(供参考供参考)撰写数字系统
48、的设计报告撰写数字系统的设计报告 8、对应各模块功能仿真波形（数据分析）分析及结论对应各模块功能仿真波形（数据分析）分析及结论；9 9、选用、选用芯片型号、定义芯片管脚号（列表格示意）及简芯片型号、定义芯片管脚号（列表格示意）及简述下载过程述下载过程；10、课程设计课程设计设计中遇到问题及解决方法设计中遇到问题及解决方法 ；11、课程设计、课程设计设计项目完成最终结论设计项目完成最终结论 ；12、课程设计课程设计项目的特点和实用性项目的特点和实用性 ；13、心得体会或结束语心得体会或结束语 ；14、参阅教材及文献参阅教材及文献 ；15、其他其他。上述共计上述共计15项栏目项栏目撰写设计报告格式
49、及要求撰写设计报告格式及要求(供参考供参考)课程设计课题课程设计课题 、有关规定：、有关规定：课设一人一组；课设一人一组；设计仿真及下设计仿真及下载、演示必须经教师在实验室验收后，学生课设成载、演示必须经教师在实验室验收后，学生课设成绩有效；绩有效；课设设计报告一人一份，定于课设设计报告一人一份，定于18周末周末（6月月24日）前交。日）前交。、成绩评定分、成绩评定分3部分：部分：多功能数字电子钟基本功能多功能数字电子钟基本功能实现，经演示验收后为实现，经演示验收后为60分；分；报告分为报告分为20分，按报告分，按报告格式要求书写（内含有两种设计方法，即分别用原理图格式要求书写（内含有两种设计
50、方法，即分别用原理图方法和用方法和用Verilog语言描述模块）；语言描述模块）；自己扩展电子钟的自己扩展电子钟的其他功能加分；其他功能加分；用用Verilog语言描述模块加分；总分为语言描述模块加分；总分为100分。分。1、多功能数字电子钟、多功能数字电子钟课程设计课题课程设计课题 设计要求：设计要求：控制功能包括控制功能包括洗衣机的为待机洗衣机的为待机5秒秒正转正转60秒秒待机待机5秒秒反转反转60秒，并用秒，并用3个个LED灯和灯和7段段显示器分别表示其工作状态和显示相应工作状态下的运显示器分别表示其工作状态和显示相应工作状态下的运行循环次数行循环次数；可自行设定洗衣机的循环次数，这里可