《数电 第五章 触发器.pptx》由会员分享，可在线阅读，更多相关《数电 第五章 触发器.pptx（70页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、本章的内容本章的内容5.1 概述5.2 SR锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法*5.7 触发器的动态特性第1页/共70页5.1 概述能够存储1位二值信号的基本单元电路。b.根据不同的输入信号可以置1或0.3.分类：2.触发器的特点：1.触发器：a.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1;按触发方式：电平触发器、脉冲触发器和边沿触发器按结构：基本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等按逻辑功能方式：SR锁存器、JK触发器、D触发器、T触发器、T触发器第
2、2页/共70页5.1 概述根据存储数据的原理：静态触发器和动态触发器，晶态触发器是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷来存储数据的。本章讲静态触发器，按照触发方式先介绍基本SR锁存器，再介绍电平触发的触发器、脉冲触发的触发器和边沿触发的触发器。第3页/共70页5.2 SR锁存器锁存器 SR锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号一、电路结构与工作原理1.由或非门构成：其电路及图形符号如图所示。图4.2.1第4页/共70页工作原理工作原理5.2 SR锁存器锁存器a.RD0，SD1图4.2.1Q0SD
3、1RD0Q0Q1b.RD1，SD0Q0RD1SD0Q=0Q 1锁存器的1态锁存器的0态置位端或置1输入端复位端或置0输入端第5页/共70页c.RD0，SD0Q*0SD0Q=0Q*1若Q0图4.2.15.2 SR锁存器锁存器Q-原态，Q*-新态Q*1RD0Q*=0Q*0若Q1Q*Q 保持原态第6页/共70页d.RD1，SD15.2 SR锁存器锁存器图4.2.1QQ =0，为禁态，也称为不定态，即RD和SD同时去掉高电平加低电平，输出状态不定，故输入端应该遵循RDSD00000其特性表如表所示第7页/共70页2.由与非门构成由与非门构成：其电路及图形符号如图所示。：其电路及图形符号如图所示。图5.
4、2.2 由与非门构成的SR锁存器的电路及符号功能表如表所示功能表如表所示5.2 SR锁存器锁存器第8页/共70页二、动作特点二、动作特点5.2 SR锁存器锁存器在任何时刻，输入都能直接改变输出的状态。例5.2.1 已知由与非门构成的SR锁存器输入端的波形，试画出输出端Q和Q 的波形解：波形如图所示图5.2.3第9页/共70页5.3 电平触发的触发器电平触发的触发器 在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信号（Clock），简称时钟，用CLK表示。这种受时钟控制的触发器统称为时钟触发器。一、电路结构与工作原理 图所示为电平触发SR触发器
5、（同步SR触发器）的基本电路结构及图形符号。图5.3.1基本SR锁存器输入控制门只有在CLK1时，SR才能起作用第10页/共70页二、工作原理二、工作原理5.3 电平触发的触发器电平触发的触发器1.CLK0此时门G3和G4被封锁，输出为高电平。0对于由G1和G2构成的SR锁存器，触发器保持原态，即Q*=Q112.CLK1 此时门G3和G4开启，触发器输出由S 和R决定。a.S=0,R=010011Q*=Q第11页/共70页b.S=0,R=15.3 电平触发的触发器电平触发的触发器0111010Q*=0c.c.S S=1,=1,R R=0=01101010Q*=1d.d.S S=1,=1,R R
6、=1=11110011Q*=Q*=1(禁态）第12页/共70页其功能如表所示其功能如表所示5.3 电平触发的触发器电平触发的触发器0 00 0X XX X0 01 11 1X XX X0 01 11 10 00 01 11 10 00 01 11 10 01 11*1*1 11 11 11*1*0 01 11 10 01 11 11 10 00 01 11 11 11 10 01 11 10 00 01 10 00 00 01 1表表5.3.15.3.1第13页/共70页 在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟CLK到来之到来之前，先将触发器预置成制定状态，故实际的同步前
7、，先将触发器预置成制定状态，故实际的同步SR触发器设置了异步置位端触发器设置了异步置位端S D 和异步复位端和异步复位端R D，其电路及图形符号如图所示其电路及图形符号如图所示5.3 电平触发的触发器电平触发的触发器图5.3.2当CLK0情况下，S D0，R D1，Q1；S D1，R D1，Q0。不用设置初态时，S DR D1小圆圈表示低电平有效无小圆圈表示高电平控制第14页/共70页三、三、电平触发方式的动作特点：电平触发方式的动作特点：在CLK1期间，S和R的信号都能通过引导门G3和G4门，从而引起SR锁存器的变化，从而使得触发器置成相应的状态；5.3 电平触发的触发器电平触发的触发器在C
8、LK1的全部时间里S和R的变化都将引起触发器输出端状态的变化。这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为电平触发方式第15页/共70页例例5.3.1 对于同步对于同步SR触发器，电路、时钟及输入端触发器，电路、时钟及输入端波形如图所示，若波形如图所示，若Q 0，试画出，试画出Q和和 Q 的波形的波形。5.3 电平触发的触发器电平触发的触发器解：输出波形如图所示图5.3.3第16页/共70页例电路如图所示，已知例电路如图所示，已知S、R、R D和和CLK的波形的波形,且且S D=1,试画出试画出Q和和Q 的波形。的波形。5.3 电平触发的触发器电平触发的触发器图5.3.4
9、解：其输出波形如图所示第17页/共70页5.3 电平触发的触发器电平触发的触发器第18页/共70页 由此例题可以看出，这种同步RS触发器在CLK1期间，输出状态随输入信号S、R的变化而多次翻转，即存在空翻现象，降低电路的抗干扰能力。而且实际应用中要求触发器在每个CLK信号作用期间状态只能改变一次。另外S和R的取值受到约束，即不能同时为1.5.3 电平触发的触发器电平触发的触发器 为了适应单端输入信号的需要，有时将S通过反相器接到R上，如图所示，这就构成了电平触发的D触发器图5.3.5第19页/共70页D触发器的真值表如表所示触发器的真值表如表所示此电路称为D锁存器，其图形符号如图所示，其特点是
10、在CLK的有效电平期间输出状态始终跟随输入状态变化，即输出与输入状态相同。图5.3.5表5.3.25.3 电平触发的触发器电平触发的触发器第20页/共70页5.4 脉冲触发的触发器脉冲触发的触发器 为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。一、电路结构与工作原理 脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成1.脉冲触发的SR触发器（主从SR触发器）（MasterSlave SR FlipFlop）：典型电路结构形式如图所示。典型电路结构形式如图所示。典型电路结构形式如图所示。典型电路结构
11、形式如图所示。第21页/共70页5.4 脉冲触发的触发器脉冲触发的触发器图5.4.1图5.4.2由由G5G8构成主触发器，由构成主触发器，由G1G4构成从触发器，它们通构成从触发器，它们通过时钟连在一起，过时钟连在一起，CLK从从CLK ，其，其图形符号如图所示图形符号如图所示第22页/共70页工作原理:5.4 脉冲触发的触发器脉冲触发的触发器图5.4.1在CLK1时，主触发器按S、R变化，而从触发器保持状态不变；在CLK由1 0（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在CLK的一个周期内，触发器的输出状态之可能改变一次第23页/共70页 主从主从SR触发器触发器的特性表如表
12、所示，的特性表如表所示，和电平触发的和电平触发的SR触触发器相同，只是发器相同，只是CLK作用的时间不作用的时间不同同图5.4.25.4 脉冲触发的触发器脉冲触发的触发器表表5.4.15.4.1表示延迟输出第24页/共70页例例5.4.1 图为主从型图为主从型SR触触发器输入信号波形，试画发器输入信号波形，试画出输出端出输出端Q 和和Q 的波形，的波形，设初态为设初态为“0”。5.4 脉冲触发的触发器脉冲触发的触发器图5.4.2解：其输出波形如图所示第25页/共70页注：主从注：主从RS触发器克服了同步触发器克服了同步RS触发器在触发器在CP1期期间多次翻转的问题，但在间多次翻转的问题，但在C
13、LK1期间，主触发器的期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守输入信号仍遵守SR0.2 主从JK触发器：为了使主从SR触发器在SR1时也有确定的状态，则将输出端 Q 和 Q 反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。5.4 脉冲触发的触发器脉冲触发的触发器第26页/共70页图图5.4.5 为主从为主从JK触发器电路及其图形符号触发器电路及其图形符号5.4 脉冲触发的触发器脉冲触发的触发器电路电路图图5.4.55.4.5第27页/共70页工作原理：5.4
14、脉冲触发的触发器脉冲触发的触发器 JK000主触发器保持原态，则触发器（从触发器）也保持原态。即Q*Q第28页/共70页 J0，K101若Q0，Q15.4 脉冲触发的触发器脉冲触发的触发器S主0R主0主触发器保持原态Q*主=Q主=0在CLK的 ，从触发器也保持状态不变，即Q*=Q=0若Q1，Q0S主0R主1在CLK1时，主触发器翻转为“0”，即Q*主=0在CLK的 ，从触发器由“1”翻转为“0”，即Q*=0,Q*=1Q*=0第29页/共70页 J1，K010若Q0，Q15.4 脉冲触发的触发器脉冲触发的触发器S主1R主0在CLK1时，Q*主=1，Q主*=0在CLK的 ，从触发器由“0”翻转为“
15、1”，即Q*=1若Q1，Q0S主0R主0Q*主=Q*主1在CLK的 ，即Q*=1,Q*=0Q*=1第30页/共70页J1，K111若Q0，Q15.4 脉冲触发的触发器脉冲触发的触发器S主1，R主0在CLK1时，主触发器翻转为“1”即 Q*主=1在CLK的 ，从触发器由“0”翻转为“1”，即Q*=1若Q1，Q0S主0R主1在CLK1时，主触发器翻转为“0”，即 Q*主=0在CLK的 ，即Q*=0,Q*=1Q*=Q 第31页/共70页其功能表如表所示5.4 脉冲触发的触发器脉冲触发的触发器表5.4.2第32页/共70页注：在有些集成触发器中，输入端J和K不止一个，这些输入端是与的关系。如图为其逻辑
16、符号图。5.4 脉冲触发的触发器脉冲触发的触发器二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点1.分两步动作：第一步在CLK1时，主触发器受输入信号控制，从触发器保持原态；第二步在CLK到达后，从触发器按主触发器状态翻转，故触发器输出状态只能改变一次；2.主从JK触发器在CLK1期间，主触发器只可能翻转一次，因为收到反馈回来的输出端的影响，故在CLK1期间若输入发生变化时，要找出CLK 来到前的Q 状态，决定Q*第33页/共70页例例5.4.2 如图所示的主从如图所示的主从JK触发器电路中，已知触发器电路中，已知CLK、J、K的波形如图所示，试画出输出端的波形如图所示，试画出输出端Q和和
17、 的波形。的波形。解：输出波形如图所示5.4 脉冲触发的触发器脉冲触发的触发器图5.4.7第34页/共70页例例5.4.3 已知主从已知主从JK触发触发器的输入及时钟波形如图器的输入及时钟波形如图所示，试画出输出端所示，试画出输出端Q和和Q 波形波形5.4 脉冲触发的触发器脉冲触发的触发器解：其输出波形如图所示11011100010图5.4.9一次变化问题第35页/共70页例电路如图所示，触发器为主从型例电路如图所示，触发器为主从型JK触发器，设触发器，设其初态为其初态为0。试画出电路在。试画出电路在CLK信号的作用下，信号的作用下，Q、P1、P2的波形。的波形。解：其输出波形如图所示5.4
18、脉冲触发的触发器脉冲触发的触发器第36页/共70页5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点 由于JK触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。第37页/共70页一、电路结构和工作原理一、电路结构和工作原理1、用两个电平触发D触发器组成的边沿触发器5.5 边沿触发器的电
19、路结构与动作特点边沿触发器的电路结构与动作特点 电路如图所示，其中FF1和FF2都是电平触发的D触发器，它们之间也是通过时钟相连。图5.5.1图5.3.5第38页/共70页工作原理：工作原理：5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点当CLK0，触发器状态不变，FF1输出状态与D相同；图5.5.1010101当CLK1，即 ，触发器FF1状态与前沿到来之前的D状态相同并保持（因为CLK10）。而与此同时，FF2输出Q的状态被置成前沿到来之前的D的状态，而与其它时刻D的状态无关。第39页/共70页2.利用CMOS传输门的边沿触发器电路如图所示5.5 边沿触发器的电路结构
20、与动作特点边沿触发器的电路结构与动作特点图5.5.201001010101DDD第40页/共70页5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点图5.5.210110101010DDDD故这是一个上升沿触发的D触发器第41页/共70页5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点图5.5.2第42页/共70页其真值表如表所示其真值表如表所示5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点1 1X X1 10 0X X0 0X XX XX X表表5.5.15.5.1 为了实现异步置位和复位功能，则引入了SD和RD置位端和复位端，其电
21、路如图所示，其逻辑符号如图所示。当 SD1，RD0时，Q1（置位）；当 SD0，RD1时，Q0（复位）。正常工作加低电平图5.5.3图5.5.4第43页/共70页二、动作特点：二、动作特点：输出端状态的转换发生在CLK的上升沿到来时刻，而且触发器保存下来的状态仅仅决定CLK上升沿到达时的输入状态，而与此前后的状态无关5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点例例例例5.5.1 5.5.1 试画出图试画出图试画出图试画出图5.5.4(a)5.5.4(a)所示电路的所示电路的所示电路的所示电路的Q Q1 1和和和和Q Q2 2的波形。设的波形。设的波形。设的波形。设各触发
22、器初态为各触发器初态为各触发器初态为各触发器初态为0 0解：第44页/共70页注：注：1.边沿触发器也有边沿触发器也有JK触发器，如利用传输时触发器，如利用传输时间的边沿触发器就是边沿间的边沿触发器就是边沿JK触发器，它是在触发器，它是在CLK的的下降沿动作的。其逻辑符号和特性表如图所示。下降沿动作的。其逻辑符号和特性表如图所示。2.边沿触发器的共同动作特点是触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态，故有效地提高了触发器的抗干扰能力。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第45页/共70页三、三、维持阻塞维持阻塞触发器触发器*(自学）自学）
23、维持阻塞触发器是另一种边沿触发器，其内部门电路主要为TTL电路。维持阻塞结构的D触发器如图所示。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点1.电路结构及功能表：第46页/共70页功能表如表所示。功能表如表所示。表5.5.25.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点其中：其中：其中：其中：线为置1线；为置0维持线和置1阻塞线；置0阻塞线。S D置位端，低电平有效；R D复位端，也是低电平有效。正常工作时接高电平第47页/共70页2.工作原理：工作原理：5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第48页/共70页四、利用
24、传输延迟时间的边沿触发器(不讲，自学）5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第49页/共70页5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类(时钟触发器）一、SR触发器 按照逻辑功能触发器可分为SR触发器、JK触发器、D触发器、T 触发器和T 触发器 凡在时钟信号作用下，具有如表的功能的触发器称为SR触发器表5.6.12.2.约束条件约束条件约束条件约束条件1.定义：第50页/共70页5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法3.特性方程：特性方程：由特性表和约束条件画出输出端Q*的卡诺图为
25、表5.6.1111则可写出触发器输出端的方程为则可写出触发器输出端的方程为SR触发器的特性方程。第51页/共70页图被称为称为SR触发器的状态转换图。注：描述触发器逻辑功能的方法有特性表、特性方程和状态转换图。4.状态转换图：状态转换图：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 将触发器的特性表用图形方式表现出来，即为状态转换图图5.6.1第52页/共70页5.逻辑符号逻辑符号5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 图为SR触发器的逻辑符号，触发器在时钟脉冲的下降沿动作图5.6.2二、JK触发器1.定义：凡在时钟信号作用下，具有如表的功能的触发
26、器称为JK触发器表5.6.2第53页/共70页2.特性方程：特性方程：由特性表可得输出端卡诺图为5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法表5.6.21111特性方程为特性方程为第54页/共70页3.状态转换图：状态转换图：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 由特性表可得状态转换图如图所示图5.6.3表5.6.2第55页/共70页4.逻辑符号：逻辑符号：逻辑符号如图所示，主从结构的触发器是在时钟的下降沿动作图5.6.45.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第56页/共70页三三、T 触发器触发器2.特性方程：5.6
27、触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 凡在时钟信号作用下，具有表所示功能的触发器称为T 触发器1.定义：由特性表可得第57页/共70页其逻辑符号如图所示，为边其逻辑符号如图所示，为边沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法3.3.状态转换图：状态转换图：状态转换图：状态转换图：由特性表可得状态转换图如图所示图5.6.54.4.逻辑符号：逻辑符号：逻辑符号：逻辑符号：图5.6.6第58页/共70页四四、D触发器触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法2.特性方程：凡在时钟信号
28、作用下，具有表所示功能的触发器称为T 触发器1.定义：由特性表可得第59页/共70页3.状态转换图：状态转换图：其逻辑符号如图所示，为边沿其逻辑符号如图所示，为边沿其逻辑符号如图所示，为边沿其逻辑符号如图所示，为边沿触发器，时钟上升沿触发触发器，时钟上升沿触发触发器，时钟上升沿触发触发器，时钟上升沿触发5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 由特性表可得状态转换图如图所示4.4.逻辑符号：逻辑符号：逻辑符号：逻辑符号：图5.6.7图5.5.8第60页/共70页例例5.6.1 利用利用JK触发器构成触发器构成D触发器和触发器和T触发器。触发器。解：三个触发器的状态方程为
29、其电路如图所示5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第61页/共70页5.6.2 触发器的电路结构和逻辑功能、触发方触发器的电路结构和逻辑功能、触发方式的关系式的关系5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法一、电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的对应关系 如SR触发器可以是电平触发的同步结构，也有脉冲触发的主从结构同步SR触发器第62页/共70页主从结构的主从结构的SR触发器触发器图5.4.15.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法同样的JK触发器有主从结构的和维持阻塞结构的第63页/共70页二
30、、电路结构和触发方式二、电路结构和触发方式5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 触发器的触发方式是由电路结构决定的，即电路结构形式与触发方式之间有固定的对应关系如同步同步SR触发器属于电平触发，在CLK1触发器动作第64页/共70页采用主从结构的触发器，属于脉冲触发方式，是在采用主从结构的触发器，属于脉冲触发方式，是在CLK的下降沿（的下降沿（）触发器随输入动作如主从）触发器随输入动作如主从SR触触发器和主从发器和主从JK触发器触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第65页/共70页主从主从JK 触发器：触发器：5.6 触发器的逻辑功
31、能及其描述方法触发器的逻辑功能及其描述方法第66页/共70页采用两个电平触发采用两个电平触发D触发器构成的触发器、维持阻触发器构成的触发器、维持阻塞结构的触发器以及利用门传输延迟时间构成的触塞结构的触发器以及利用门传输延迟时间构成的触发器都输入边沿触发方式发器都输入边沿触发方式5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法如维持阻塞D触发器属于上升沿触发图5.5.8第67页/共70页边沿边沿JK 触发器触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第68页/共70页作作 业业5.7*触发器的动态特性（自学）题5.1 题5.4 题5.12 题5.14 题5.17 题5.19(Q4)题5.23 题第69页/共70页感谢您的观看！第70页/共70页