《EDA期末考试试卷及答案(共5页).doc》由会员分享，可在线阅读，更多相关《EDA期末考试试卷及答案(共5页).doc（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上一、单项选择题（30分，每题2分）1以下关于适配描述错误的是 B A适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件B适配所选定的目标器件可以不属于原综合器指定的目标器件系列C适配完成后可以利用适配所产生的仿真文件作精确的时序仿真D通常，EDAL软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商提供2VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 D 。A器件外部特性 B器件的综合约束C器件外部特性与内部功能 D器件的内部功能3下列标识符中， B 是不合法
2、的标识符。AState0B9moon CNot_Ack_0Dsignall4以下工具中属于FPGA/CPLD集成化开发工具的是 D AModelSim BSynplify Pro CMATLAB DQuartusII5进程中的变量赋值语句，其变量更新是 A 。A立即完成 B按顺序完成C在进程的最后完成 D都不对6以下关于CASE语句描述中错误的是 A ACASE语句执行中可以不必选中所列条件名的一条B除非所有条件句的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句的选择必须加上最后一句“WHEN OTHERS=”CCASE语句中的选择值只能出现一次D WHEN条件句中的选择值或标
3、识符所代表的值必须在表达式的取值范围7以下哪个程序包是数字系统设计中最重要最常用的程序包 B ASTD_LOGIC_ARITH BSTD_LOGIC_1164CSTD_LOGIC_UNSIGNED DSTD_LOGIC_SIGNED8基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入 A 综合适配时序仿真编程下载硬件测试。A功能仿真 B逻辑综合 C配置 D引脚锁定9不完整的IF语句，其综合结果可实现 D A三态控制电路B条件相或的逻辑电路C双向控制电路D时序逻辑电路10下列语句中，属于并行语句的是 A A进程语句 BIF语句 CCASE语句 DFOR语句11综合是EDA设
4、计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， C 是错误的。A综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件B综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的C综合是纯软件的转换过程，与器件硬件结构无关D为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束12CPLD的可编程是主要基于什么结构 D 。A查找表（LUT） BROM可编程CPAL可编程 D与或阵列可编程13以下器件中属于Altera 公司生产的是 B AispLSI系列器
5、件 BMAX系列器件CXC9500系列器件 DVirtex系列器件14. 在VHDL语言中，下列对时钟边沿检测描述中，错误的是 D Aif clkevent and clk = 1 then Bif clkstable and not clk = 1 thenCif rising_edge(clk) then Dif not clkstable and clk = 1 then15以下关于状态机的描述中正确的是 B AMoore型状态机其输出是当前状态和所有输入的函数B与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期CMealy型状态机其输出是当前状态的函数D以上都不对二、E
6、DA名词解释，写出下列缩写的中文含义（10分，每题2分）1FPGA：现场可编程门阵列 2HDL： 硬件描述语言3LE： 逻辑单元4FSM： 有限状态机5SOPC： 可编程片上系统三、程序填空题（20分，每空2分）以下是一个模为60（059）的8421BCD码加法计数器VHDL描述，请补充完整LIBRARY IEEE; Use IEEE.std_logic_1164.all ；ENTITY ta IS PORT ( CLK : IN STD_LOGIC ; SHI : OUT INTEGER RANGE 0 TO 9; GE: OUT INTEGER RANGE 0 TO 9) ; END ;
7、ARCHITECTURE bhv OF ta ISSIGNAL SHI1,GE1 : INTEGER RANGE 0 TO 9 ; BEGIN PROCESS ( CLK ) BEGIN IF CLKEVENT AND CLK=1 then IF GE1 = 9 THEN GE1 = 0 ; IF SHI1=5 THEN SHI1=0; ELSE SHI1=SHI+1 ; END IF; ELSE GE1=GE1+1 ; END IF; END IF ; END PROCESS ; GE = GE1; SHI=SHI1 ;END bhv;四、程序改错题（仔细阅读下列程序后回答问题，12分）1L
8、IBRARY IEEE;2USE IEEE.STD_LOGIC_1164.ALL;3ENTITY ga IS 4 PORT ( CLK : IN STD_LOGIC ;5 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ; 6END gb; 7ARCHITECTURE bhv OF ga IS8 SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0); 9BEGIN 10 PROCESS (CLK) 11 BEGIN12 IF RISING_EDGE(CLK) begin 13 IF Q1 “1001” THEN14 Q1 = Q1 + 1
9、; 15 ELSE 16 Q1 0); 17 END IF;18 END IF; 19 END PROCESS ;20 Q = Q1;21END bhv;程序编译时，提示的错误为：Error: Line 12: File e:myworktestga.vhd: VHDL syntax error: If statement must have THEN, but found BEGIN insteadError: Line 14: File e:myworktestga.vhd:Subprogram error:cant interpret subprogram call请回答问题：在程序中存
10、在两处错误，试指出并修改正确（如果是缺少语句请指出应该插入的行号）答:（1）12行 begin 改为 then（2）第2行和第3行见加 USE IEEE.STD_LOGIC_UNSIGNED.ALL;五、程序设计题（28分）1试用VHDL描述一个外部特性如图所示的数据选择器，S为控制端口。（10分）Library IEEE;Use IEEE.std_logic_1164.all;Entity sjxz ISPort(A,B,S:in std_logic;Q:out std_logic);END entity sjxz;Architecture bhv of sjxz ISProcess(S)B
11、eginIF S=0 Then Q=A;ELSE Q=B;END IF;END PROCESSEND bhv; 2.下图为某一状态机对应的状态图，试用VHDL语言描述这一状态机。（18分）Library IEEE;Use IEEE.std_logic_1164.all;Use IEEE.std_logic_unsigned.all;Entity FSM1 ISPORT(clk,rst:in std_logic; In1:in std_logic; Out1:out std_logic_vector(3 downto 0);END entity FSM1;Architecture bhv of
12、FSM1 ISTYPE FSM_ST IS(S0,S1,S2,S3);Singnal C_ST:FSM_ST;Begin Process(clk,rst)BeginIF rst=1 then C_STIF In1=1 then C_ST=S1; ELSE C_ST=S0; END IF; Out1IF In1=0 then C_ST=S2; ELSE C_ST=S1; END IF; Out1IF In1=1 then C_ST=S3; ELSE C_ST=S2; END IF; Out1IF In1=0 then C_ST=S0; ELSE C_ST=S3; END IF; Out1=”1111”;END CASE;END IF;END process;END bhv;专心-专注-专业