《低功耗CMOS电路设计.docx》由会员分享，可在线阅读，更多相关《低功耗CMOS电路设计.docx（17页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、低功耗CMOS电路设计规律设计与CAD工具主编：Christian PiguetSoC要求在高层次开头彳氐功耗优化，在系统级依靠于应用需求，调整维度包括模块 划分、执行步骤、简单度、数据传递、位置、缓存、分布/集中式存储等微电子进展瓶颈工艺尺寸缩小走向末端；碳纳米、量子点、单电子器件、分子开关、自旋晶体管起步困难；晶体管性能与功耗难两全，妥协做法分类：高性能、低工作功耗、低静态功耗；微电子进入纳电子阶段光互连技术（1-1、1-n广播、n-n多波长互连）光接收、光传输、与CMOS工艺兼容波导损耗（源-波导耦合损耗、矩形/直线损耗、弯曲损耗、Y耦合损耗、波导-接收 耦合损耗）功能总线级：涉及放射队
2、列、执行单元、多线程、乱序、前瞻、数据依靠、缓存 命中率等；仿真精度有提高无目标硬件、无硬件架构、无组件掌握和数据通信目标架构：数据通路、掌握器、时钟树时序表资源安排、绑定、共享：输入间距行为级功耗：综合、简单性估量（需求门数、牖（结果不确定性）掌握器功耗：受限于实现方式（寄存器数目、活动、状态变化、输出函数、信号概 率）互连功耗：线电容、活动性ORINOCO算法级功耗估量工具算法描述（C和SystemC ） 掌握数据流图分析、优化过程一告高级功耗估量宏模型门级、晶体管级RTL、算法级（基于抽象模型，结合宏模型降低与门级的估算 误差）RTL功耗建模模型粒度（关联器件类型）（数据通路（寄存器、存
3、储、互连总线、功能单元）一 一掌握器（有限状态机）模型参数（活动参数（转移密度、相关量、嫡函数X简单性参数（组件宽度、状 态数）模型语义（累计模型、周期精确模型）模型建立与存储（自顶向下（非电路相关）/自底向上（宏建模）建立，基于方程/ 表格）精度宏建模：模型参数选择（参数）输入集合设计（矢量对）：基于方程、基于表格特征描述（功耗样本）模型提取（功耗模型）：基于回归引擎的方程系（直线、多项式、对数/指数）、表 项包含多值基于宏建模的RTL功耗分析确认FSM中的单独组件FSM模拟功耗估量估量综合的影响（简单度参数、触发器数、MUX数、门数、动态参数、MUX切换 率、门切换率）实现工艺独立（可变模
4、型）Synopsys低功耗流程时钟门控：模块级寄存器级（可自动实现）单元级（面积/功耗收益小）时钟延迟影响时钟偏移影响时钟树综合物理时钟门控：靠近寄存器布置可测性维护操作数隔离规律优化：尺寸（电容、转换时间、驱动力量）、工艺分布（内部电容地域外部电 容、驱动一功耗折中、最小功耗非最小延迟积）相安排代数变换（交换、结合、安排）漏电流阈值管理多阈值、可变阈值电压缩放电压岛（隔禺1多电源电压规律模块功耗建模开关功耗：fcv人2 （来源于库信息，端口电容、金属线电容）内部功耗：节点开关活动功耗、短路功耗；状态依靠、路径依靠静态功耗：状态相关可扩展多项式功耗模型活动建模（变值存储（VCD 1切换活动交换
5、格式（SAIF）静态：0时间、1时间、X时间、Z时间、B时间（总线竞争）动态：1-0/0-1转换数、传输故障数、内部故障数Magma低功耗流程功耗分析：开关活动信息、互连和端口精确电容值、不同状态下内部和漏电流功耗综合：高活动性节点关注（特定单元、低电容端、性能有关模块电压和阈值关注布局：电压域隔离、时钟树聚集门控时钟、延迟调整回避毛刺电路降低电容：驱动线尺寸、降低网络尺寸、低K或低阻材料电源管理：分块、DVS、供电轨道（防IR电压降）电压降分析：电学特性、连接点电阻、电流源、电压源功耗敏感设计功耗最小化、电源完整性传统反馈设计流程（顶向下，最底层得到功耗特征，返回上层/T页层修改）正向设计流
6、程（早期猎取功耗规格，需要高级工具支持，如PowerTheater）门级网表阶段需要更具体的再估算，借助工具PhysicalStudi。优化布线优化后流片前验证工具Cooltime也估算功耗相关关键参数，包括活动/待机总 功耗、结温、压降、噪声裕度、信号延迟等PowerTheater读入：设计描述（Verilog/VHDL 工艺库（电路基本电学特性环境数据内部包括RTL接口引擎、推断器（产生微架构网表1功耗计算引擎、估算器、用 户接口输出：各部分功耗报告，功耗错误信息结合模拟平台：基于活动纪录估算功耗无模拟平台：无矢量模式得到活动信息估算图形化帮助人工优化、WattBots自动化估量功耗潜力时
7、钟功耗关注门控、数据通路关注中间节点频率、存储器结构入口数掌握PhysicalStudio输入：设计信息（网表、布局描述、时序约束）、工艺库包含静态时序分析引擎、延时计算、信号完整分析器（连接-延迟、毛刺）输出：布局优化DEF （ Design Exchange Format）和对应Verilog网表优化原则：富裕时间为正状况下，以速度换功耗（低功耗等价单元替换，基于尺寸 或vt）CoolTime电学完整性分析，时序、噪声、牢靠性包含静态时序分析引擎、延时计算、信号完整分析器（耦合延迟、故障）、电源轨 道寄生参数、电压求解器、功耗计算器（平均、瞬时）日M。猎取单元的电压降特性VCR纪录电压、电
8、流变化平坦频率响应（衰减不受频率影响）、抗串扰、无中继器深亚微米设计模型电流模型最大开关电流、输入范围块/慢性能度量：转换时间、工艺、电压、温度敏感、延时、短路功耗标准单元库规律电路和标准单元低功耗标准单元库：门控时钟，基于分支削减寄生规律面对特定应用的低功耗标准单元库：自定时设计的muller结构、密码应用的功耗 隐蔽、SEU容错设计（时序冗余）低功耗高速动态规律单相时钟（TSPC ）锁存器和触发器，差分时钟锁存器和触发器高通量CMOS技术：TSPC流水线、TSPC双流水、时钟与数据预充电（CDPD ）快速CMOS功能电路：除法器、纹波计数器、同步计数器、非二进制分频/预分频、 加法器/累加
9、器、位串比较器/分类器低功耗运算器加法器、乘法器/平方、除法/平方根、浮点、指数降低动态功耗电路结构并行化（采用低电压优势）、存储单元并行化（异步交叉读写移位寄存 器并行化（降低移位频率1串并转换、LFSR多电平、低摆幅估计算、门控时钟路径平衡、电路分解、规律网络规划低功耗设计硬件描述语言可编程金属延迟单元、时钟门控毛刺掌握：流水线、延迟平衡、功能重排门控时钟挑战：时序问题（影响时钟树X可测性问题（多时钟域X CAD问题（保 持状态检测以实现统一掌握、多余时钟检测）FSM时钟门控、FSM状态编码、FSM分块数据通路规律预先设计、状态值爱护、掌握信号选通总线编码技术：低摆幅、电荷循环、流水化、多
10、路复用、翻转编码GHz系统时钟设计时钟安排连续系统时钟问题、时钟信号存储元件异步系统/全局异步-局部同步系统削减漏电流亚阈值漏电流（源-漏X栅极漏电流（衬底-栅电子隧穿）、PN结漏电流（源-衬底、 栅-衬底）时序设计（非关键路径延迟空隙）：双阈值、多电源电压运行闲置漏电流减小：晶体管堆栈（自反偏压X休眠晶体管、变阈值CMOS运行漏电流减小：DVS、DVtS （电荷泵升压）高速缓存的漏电流减小：源极偏置（闲置正偏）、衬底偏置（闲置反偏1动态Vdd （闲置低Vdd X可变位线（闲置降压X负电压字线（闲置反向小于0 ）SoC互连功耗分布：互连线、驱动器、中继器、预充总线降低互连线摆幅、减小互连活动性
11、（编码、上下文、总线划分）建模级规划削减长互连和活动性绝热总线与时钟供电近似电流源实现绝热充电电路，降低容性负载充放电的能耗绝热规律：回收全部节点能量、回收大电容节点；双轨制使得器件数倍增，回避静态输入需要充/放路径分别再增加器件数，包括 可逆要求使器件数量极大；部分绝热规律，交叉耦合绝热缓冲：最大节电电容在时钟网络中绝热电源：简化一一LC振荡器，反向双轨；作为储能部件的高Q值电感无法集成, 时钟偏差导致振铃或电压峰值破坏，容性负载可变会导致类时钟抖动；而C振荡回路可 实现阶梯式驱动器中等规模能量恢复处理器:AC-1、MD-1，谐振驱动方式功耗优势大实现全可逆规律结构较为困难，电路代价大弱反型
12、器件实现低功耗电压低至4Ut（约lOOmV ）,要求阈值电压接近0 ；神经元电压50 lOOmV ,速度极慢，但大量并行可补偿低电压电路鲁棒性信号完整性串扰（尺寸下降、互感加剧、功耗增加）：宽导线、大间距、隔离介质、交叉补偿 噪声、电流可感/差分补偿速度/噪声;电压降、电源噪声：多电源压焊点、电源网络、交叉开启驱动、去耦电容恢复电压;衬底噪声：高阻衬底、三阱工艺、SOI、数字/模拟电路电源隔离电磁兼容（EMC ,源于天线效应）:电源引脚排序软错误晶体管匹配（器件参数差异带来偏差）：氧化层厚度、掺杂浓度、阈值、长、宽； 导线宽度、间距、厚度、电介质厚度；统计时序分析：信号到达时间牢靠性（受限物理
13、/电学参数：材料、尺寸、掺杂、温度、电场、电流）电迁移热载流子效应：更高掺杂负偏置温度不稳定性（导致阈值、电流、跨导退化）闩锁效应静电放电（ESD,基于人体模型）:MOS爱护电路材料变化：SOI/SiGe代替体硅，高K氧化层代替Si02氧化层,金属栅代替多晶栅功耗估量与分析分析：基于现有设计（电路结构/网表X已有功耗模型的功耗状况估量：设计结构、功耗信息不全面开关电容功耗、短路功耗、漏电功耗早期系统功耗分析：架构模型、组件模型、激活模型一个模块为单一功耗模型，而非单个电容；架构规划猜测组件分布、版图（互连、时钟树）、时序（激活）；精确猜测vs.不同设计快速对比专用集成电路适用于数据密集型部分（
14、具有自定义特点）功耗降低系统设计从法律规范、环境限制、设计空间限制动身：明确法律规范得到任务图；环境限制：最小性能需求、最大成本、功耗限制、形式因素、I/O负载设计空间限制：指定处理器，DSP,存储，总线确定计算核心，优化硬件、合适处理器、数据通路、硬连接实现功耗降低电子表格法：基于半导体商、实际应用、以往阅历得到的功耗信息，执行进程模型利于功耗分析，模型语言形式：编程语言（C ）、硬件描述语言 （VHDLX系统级语言（SystemC ）存储结构、电容负载模型通常作为商业机密，一般只采纳功能性模型功耗管理系统本身也是功耗一部分算法级功耗估算最有效的方式也是专用硬件实现核心应用软件功耗分析源代码级：执行时间估算，指令级：依据功耗特性将指令分类