《第3章存储器技术.ppt》由会员分享，可在线阅读，更多相关《第3章存储器技术.ppt（72页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第3章存储器技术章存储器技术3.1存储器简介存储器简介3.2读读/写存储器写存储器3.3存储器管理存储器管理3.3 IBM PC/XT中的存储空间分配中的存储空间分配3.4内部存储器技术发展内部存储器技术发展3.5外部存储器外部存储器 3.1存储器简介存储器简介3.1.1 存储器分类存储器分类 按照构成存储器介质材料的不同来分类，存储器可分为半导体按照构成存储器介质材料的不同来分类，存储器可分为半导体存储器、磁存储器、激光存存储器、磁存储器、激光存 储器、纸卡存储器。按照工作方式的不同储器、纸卡存储器。按照工作方式的不同来分类，半导体存储器又可分为随机读写存储器来分类，半导体存储器又可分为随
2、机读写存储器 RAM（Random Access Memory）和只读存储器）和只读存储器 ROM（Read Only Memory）。）。返回下一页3.1存储器简介存储器简介1.随机读写存储器随机读写存储器 RAM 随机读写存储器随机读写存储器 RAM 就是对其中存储单元可以随机访问的存储就是对其中存储单元可以随机访问的存储器芯片。按其制造工艺又器芯片。按其制造工艺又 可分为双极性可分为双极性 RAM 和金属氧化物和金属氧化物 RAM。双极性双极性 RAM 的主要特点是存取速度快，通常在几到几十纳秒。的主要特点是存取速度快，通常在几到几十纳秒。因此，双极性因此，双极性 RAM 主要主要 用于
3、要求存取速度高的微型计算机中；而金用于要求存取速度高的微型计算机中；而金属氧化物属氧化物 RAM 集成度高，随着存储器技术的发展，集成度高，随着存储器技术的发展，其存取速度也达其存取速度也达到十纳秒左右，且价格便宜，因此，广泛应用于现代生产的各种微型到十纳秒左右，且价格便宜，因此，广泛应用于现代生产的各种微型计算机中。计算机中。金属氧化物金属氧化物 RAM 又可分为静态读写存储器又可分为静态读写存储器 SRAM（Static RAM）和动态读写存储器）和动态读写存储器 DRAM（Dynamic RAM）。）。DRAM 的最大的特点是集成度特别高，目前单片动态的最大的特点是集成度特别高，目前单片
4、动态 DRAM 芯片已达到几百兆位。但相比于芯片已达到几百兆位。但相比于 SRAM，对其信息的存贮要，对其信息的存贮要靠芯片内部的电容充放电来实现。由于电容漏电的存在，必须对靠芯片内部的电容充放电来实现。由于电容漏电的存在，必须对 DRAM 存储的信息进行定期刷新。存储的信息进行定期刷新。上一页返回下一页3.1存储器简介存储器简介2.只读存储器只读存储器 ROM 只读存储器只读存储器 ROM 就是在一般存储器访问中只能进行信息的读取就是在一般存储器访问中只能进行信息的读取的存储器芯片。只读存储器的存储器芯片。只读存储器 ROM 常见的有三类：掩膜工艺常见的有三类：掩膜工艺 ROM、可一次编程可
5、一次编程 ROM 和可擦除和可擦除 ROM。掩膜工艺掩膜工艺 ROM 是芯片根据是芯片根据 ROM 要存储的信息，设计固定的半要存储的信息，设计固定的半导体掩模板进行生产的。导体掩模板进行生产的。其存储的信息只能读出。微型机中一些固定其存储的信息只能读出。微型机中一些固定不变的程序和数据常采用这种不变的程序和数据常采用这种 ROM。例如在微机。例如在微机 发展初期，发展初期，BIOS 都存放在都存放在 ROM 中。中。可一次编程可一次编程 ROM（即（即 PROM）允许用户对其进行一次编程（写）允许用户对其进行一次编程（写入数据或程序）。一旦编程入数据或程序）。一旦编程 之后，信息永久性固定下
6、来，用户只能读之后，信息永久性固定下来，用户只能读出和使用。出和使用。上一页返回下一页3.1存储器简介存储器简介3.1.2 存储器的主要性能参数存储器的主要性能参数1.存储容量存储容量 存储器的存储容量是指一个存储器芯片包含的存储单元的个数以存储器的存储容量是指一个存储器芯片包含的存储单元的个数以及存储单元所能存储的二进制数的位数。显然，存储器芯片容量越大，及存储单元所能存储的二进制数的位数。显然，存储器芯片容量越大，由其构成存储器系统电路越简单。由其构成存储器系统电路越简单。2.存取速度存取速度 存储器的存取速度用存取时间和存取周期来衡量。存取时间是指存储器的存取速度用存取时间和存取周期来衡
7、量。存取时间是指启动一次存储器操作到完成该操作所用的时间，也就是从存储器接收启动一次存储器操作到完成该操作所用的时间，也就是从存储器接收到寻址地址开始，到取出或存入数据为止所需要的到寻址地址开始，到取出或存入数据为止所需要的 时间。最大存取时时间。最大存取时间就是该参数的上限值。存取周期是指连续两次独立的存储器操作之间就是该参数的上限值。存取周期是指连续两次独立的存储器操作之间的最间的最 小时间间隔。通常存取周期略大于存取时间，其差别与存储器小时间间隔。通常存取周期略大于存取时间，其差别与存储器的物理实现细节有关。的物理实现细节有关。上一页返回下一页3.1存储器简介存储器简介3.可靠性、功耗、
8、价格可靠性、功耗、价格 可靠性是指存储器在规定时间内无故障工作的时间间隔。目前可靠性是指存储器在规定时间内无故障工作的时间间隔。目前所用的半导体存储器芯片的平均无故障间隔时间大概在所用的半导体存储器芯片的平均无故障间隔时间大概在 5(106108)h 左右。左右。功耗是指存储器芯片正常工作所消耗的功率，显然存储器芯片功耗是指存储器芯片正常工作所消耗的功率，显然存储器芯片功耗低，利于提高整个存储功耗低，利于提高整个存储 系统的可靠性。系统的可靠性。在具体产品设计中，为了提高市场竞争力，在满足上述参数前提在具体产品设计中，为了提高市场竞争力，在满足上述参数前提下，低价格是选择存储器芯片必须考虑的主
9、要因素。下，低价格是选择存储器芯片必须考虑的主要因素。上一页返回下一页3.1存储器简介存储器简介3.1.3 存储系统的层次结构存储系统的层次结构 微型计算机是在不断地克服约束其运行速度、计算性能、存储容微型计算机是在不断地克服约束其运行速度、计算性能、存储容量等方面的瓶颈效应而得量等方面的瓶颈效应而得 到发展。就存储系统而言，存储容量、存储到发展。就存储系统而言，存储容量、存储时间和单位容量价格的关系是互相制约的：存取时时间和单位容量价格的关系是互相制约的：存取时 间越短，单位价格间越短，单位价格越高；容量越大，单位价格越低；容量越大，存取速度越低。越高；容量越大，单位价格越低；容量越大，存取
10、速度越低。因此，快的访问速度、大的存储容量和低的价格是存储器系统设因此，快的访问速度、大的存储容量和低的价格是存储器系统设计的目标。为此，微型计计的目标。为此，微型计 算机存储系统普遍采用分层的存储器结构，算机存储系统普遍采用分层的存储器结构，它由寄存器、它由寄存器、Cache、主存储器、磁盘、磁带等存储、主存储器、磁盘、磁带等存储 层次组成。处理层次组成。处理器内部除了寄存器以外，还集成了一到二级片内器内部除了寄存器以外，还集成了一到二级片内 Cache，配合较大容，配合较大容量的主存量的主存 储器、磁盘高速缓存以及大容量的硬盘存储器、海量光盘存储器、磁盘高速缓存以及大容量的硬盘存储器、海量
11、光盘存储器，形成优势互补的存储器系统。储器，形成优势互补的存储器系统。上一页返回3.2 读写存储器读写存储器3.2.1 静态读写存储器静态读写存储器 SRAM1.SRAM 6264 现在以现在以 6264 芯片为例，说明其引脚功能。该芯片的引脚图如芯片为例，说明其引脚功能。该芯片的引脚图如图图 3-2 所示。所示。1)引脚功能引脚功能 6264 有有 28 条引出脚。条引出脚。A0A12 为地址信号线。这为地址信号线。这 13 条地址条地址 线上线上的信号经过芯片的内部译码，可以寻址的信号经过芯片的内部译码，可以寻址 213 =8K 个单元。个单元。D0D7 为为双向数据总线。在使用中，芯片的
12、数据线与总线的数据线相连接。当双向数据总线。在使用中，芯片的数据线与总线的数据线相连接。当 CPU 写芯片的某个单元时，将数据传送到芯片内部被指定的单元。当写芯片的某个单元时，将数据传送到芯片内部被指定的单元。当 CPU 读某一单元时，又能将该单元的数据由芯片被选中的单元中传送读某一单元时，又能将该单元的数据由芯片被选中的单元中传送到总线上。到总线上。返回下一页3.2 读写存储器读写存储器 CS1，CS2为选片信号线。当两个选片信号同时有效时，即为选片信号线。当两个选片信号同时有效时，即CS1=0，CS2=1 时，才能选中所需地址范围上的芯片。时，才能选中所需地址范围上的芯片。OE为输出允许信
13、为输出允许信号。只有当号。只有当 OE=0时，允许将某存储单元的数据送到芯片外部时，允许将某存储单元的数据送到芯片外部D0D7上。上。WE是写允许信号。当是写允许信号。当 WE=0时，允许将数据写入芯片；否则，时，允许将数据写入芯片；否则，允许芯片数据读出。以上四个信号的功能可见于允许芯片数据读出。以上四个信号的功能可见于表表3-1。NC为没有使为没有使用的空脚；芯片上还有用的空脚；芯片上还有+5V电源和接地线。电源和接地线。上一页返回下一页3.2 读写存储器读写存储器2)6264 的工作过程的工作过程 由表由表3-1可知，写入数据时，在芯片的可知，写入数据时，在芯片的A0A12上加要写入单元
14、的地上加要写入单元的地址；在址；在D0D7上加要写入的数据；上加要写入的数据；CS1和和CS2同时有效，在同时有效，在WE上加有上加有效的低电平。此时效的低电平。此时OE可以高可低。这样就将数据写到了地址所选中可以高可低。这样就将数据写到了地址所选中的单元中。其过程如的单元中。其过程如图图3-3所示。所示。上一页返回下一页3.2 读写存储器读写存储器3.2.2 动态读写存储器动态读写存储器 DRAM1概述概述 动态读写存储器（动态读写存储器（DRAM），以其速度快、集成度高、功耗小、），以其速度快、集成度高、功耗小、价格低在微型计算机中得到广泛的使用。目前，价格低在微型计算机中得到广泛的使用。
15、目前，高于高于 64MB 容量的容量的 DRAM 芯片促成了大容量的存储器系芯片促成了大容量的存储器系 统的形成。以下举例说明统的形成。以下举例说明 DRAM 的工作过程。的工作过程。1）动态存储器芯片）动态存储器芯片 2164A 动态存储器芯片动态存储器芯片 2164A 是是 64Kl bit 的的 DRAM 芯片。芯片。2164A 的的引脚功能如引脚功能如图图 3-5 所示。所示。A0A7 为地址输入端。为地址输入端。2164A 芯片复用地址芯片复用地址引线。引线。2164A 在寻址时，将行地址和列地址分两次在寻址时，将行地址和列地址分两次 输入芯片，每次输输入芯片，每次输入都由入都由 A
16、0A7 完成。在完成。在 2164A 内部，各存贮单元是矩阵结构排列。内部，各存贮单元是矩阵结构排列。行地址行地址 在片内译码选择一行，列地址在芯片内译码选择一列，由此决在片内译码选择一行，列地址在芯片内译码选择一列，由此决定所选中单元。定所选中单元。上一页返回下一页3.2 读写存储器读写存储器（2）DRAM 的工作过程的工作过程1)数据读出过程数据读出过程 当由当由DRAM 芯片读出数据时，先送出行地址加在芯片读出数据时，先送出行地址加在A0A7上，再上，再送送RAS锁存信号，该信号的下降沿将行地址锁存在芯片内部。接着列锁存信号，该信号的下降沿将行地址锁存在芯片内部。接着列地址加到芯片的地址
17、加到芯片的A0A7上，再送上，再送CAS 锁存信号，该信号的下降沿将列锁存信号，该信号的下降沿将列地址锁存在芯片内部。保持地址锁存在芯片内部。保持WE1时，则在时，则在CAS有效期间（低电平），有效期间（低电平），数据输出并保持。其过程如数据输出并保持。其过程如图图3-6所示。所示。上一页返回下一页3.2 读写存储器读写存储器2)数据写入过程数据写入过程 数据写入过程雷同数据的读出过程，即锁存地址的过程与读出数数据写入过程雷同数据的读出过程，即锁存地址的过程与读出数据一样，行列地址先后由据一样，行列地址先后由RAS和和CAS锁存在芯片内部。同时，有效锁存在芯片内部。同时，有效（为低电平），加上
18、要写入的数据，则将该数据写入选中的存储单元，（为低电平），加上要写入的数据，则将该数据写入选中的存储单元，如如图图3-7 所示。所示。3）刷新过程）刷新过程 动态动态 RAM 所必须定期刷新存储信息。由于所必须定期刷新存储信息。由于 DRAM 存储的信息存储的信息是放在芯片内部的电容上。是放在芯片内部的电容上。电容要缓慢地放电，时间久了就会使存放电容要缓慢地放电，时间久了就会使存放的信息丢失，将动态存储器所存放的诸位数据读出并的信息丢失，将动态存储器所存放的诸位数据读出并 原样写入原单元原样写入原单元的过程称为动态存储器的刷新，刷新必须定期进行。的过程称为动态存储器的刷新，刷新必须定期进行。上
19、一页返回下一页3.2 读写存储器读写存储器2DRAM 的刷新实现的刷新实现 DRAM芯片设计时，为了减少芯片外围引脚数，其存储单元的地芯片设计时，为了减少芯片外围引脚数，其存储单元的地址线采用时分复用方式输入，具体地，将地址线分为行地址线和列地址线采用时分复用方式输入，具体地，将地址线分为行地址线和列地址线两组，并用专门设计的址线两组，并用专门设计的RAS行地址锁存信号（该信号将行地址锁行地址锁存信号（该信号将行地址锁存在芯片内部的行地址缓冲寄存器上）、存在芯片内部的行地址缓冲寄存器上）、CAS列地址锁存信号（该信列地址锁存信号（该信号将列地址锁存在芯片内部的列地址缓冲寄存器上）引脚实现锁存，
20、号将列地址锁存在芯片内部的列地址缓冲寄存器上）引脚实现锁存，从而完成对从而完成对DRAM 存储单元的读写或刷新。显然，这里不同于存储单元的读写或刷新。显然，这里不同于SRAM的是的是DRAM还需要专门设计的地址译码电路辅助工作。还需要专门设计的地址译码电路辅助工作。PC机中内存机中内存采用采用DRAM芯片，必须进行刷新操作。将动态存储器所存放的每位信芯片，必须进行刷新操作。将动态存储器所存放的每位信息读出并照原样写入原单元的过程称为动态存储器的刷新。通常对于息读出并照原样写入原单元的过程称为动态存储器的刷新。通常对于8086/8088 CPU构成的构成的PC机，机，DRAM 要求每隔要求每隔2
21、4ms 刷新一次。动态刷新一次。动态存储器芯片的刷新过程是系统总线每次送出行地址加到芯片存储器芯片的刷新过程是系统总线每次送出行地址加到芯片上一页返回下一页3.2 读写存储器读写存储器 上去，利用上去，利用RAS有效将行地址锁存于芯片内部。这时有效将行地址锁存于芯片内部。这时CAS保持无效保持无效（高电平），改变对应该行的所有列地址，就可实现对该行所有存储（高电平），改变对应该行的所有列地址，就可实现对该行所有存储单元的刷新过程。这样，每次送出不同的行地址，顺序进行，就可以单元的刷新过程。这样，每次送出不同的行地址，顺序进行，就可以刷新所有各行的存储单元，完成整个芯片所有存储单元的刷新。在刷刷
22、新所有各行的存储单元，完成整个芯片所有存储单元的刷新。在刷新时需要对地址进行全地址译码操作，要设计地址译码和定时电路来新时需要对地址进行全地址译码操作，要设计地址译码和定时电路来控制完成对控制完成对DRAM的刷新。的刷新。PC机中利用可编程定时器机中利用可编程定时器8253、DMA控控制器制器8257 及及DRAM 的行的行RAS列列CAS地址专用译码地址专用译码PROM芯片、芯片、74LS138 实现对实现对DRAM 的读写及刷新控制。的读写及刷新控制。上一页返回下一页3.2 读写存储器读写存储器3准静态存储器芯片准静态存储器芯片 静态存储器不用刷新，使用很方便，但集成度低，功耗大。而动静态
23、存储器不用刷新，使用很方便，但集成度低，功耗大。而动态存储器刚好与之相反。态存储器刚好与之相反。于是，有人就想是否可以生产一种将刷新控于是，有人就想是否可以生产一种将刷新控制放在动态存储芯片内部的动态存储器芯片。这种制放在动态存储芯片内部的动态存储器芯片。这种 芯片就外部特性来芯片就外部特性来看，十分类似静态存储器，而其内部构造却是动态存储器结构。故将看，十分类似静态存储器，而其内部构造却是动态存储器结构。故将这种存这种存 储器称为准静态存储器。储器称为准静态存储器。准静态存储器在使用上除个别信号外，完全与静态存储器相同。准静态存储器在使用上除个别信号外，完全与静态存储器相同。使用者可以认为它
24、就是一片静态存储器。使用者可以认为它就是一片静态存储器。Z6132 就是一片就是一片 4KB 的准的准静态存储器。静态存储器。上一页返回下一页3.2 读写存储器读写存储器3.2.3 EPROM12764 EPROM 的引线的引线 2764 是是块块 8K8bit 的的 EPROM 芯片，它的引线与前述芯片，它的引线与前述 RAM 芯芯片片 6264 兼容。在软件调兼容。在软件调 试时，将程序先放在试时，将程序先放在 RAM 中，以便在调试中，以便在调试中修改，调试成功，即可把程序固化在中修改，调试成功，即可把程序固化在 EPROM 中，将中，将 EPROM 插插在原在原 RAM 的插座上即可正
25、常运行的插座上即可正常运行.A0A12 为为 13 条地址信号输入线。条地址信号输入线。D0D7 为为 8 条数据线，芯片每条数据线，芯片每个存贮单元存放个存贮单元存放字节。字节。在其工作过程中，在其工作过程中，D0 D7 为数据输出线；为数据输出线；当对芯片编程时，由此当对芯片编程时，由此 8 条线输入要编程的数据。条线输入要编程的数据。上一页返回下一页3.2 读写存储器读写存储器22764 的使用的使用 2764在使用时，仅用于将其存贮的内容读出。其过程与在使用时，仅用于将其存贮的内容读出。其过程与RAM的读的读出类似，即送出要读出的地址，然后使出类似，即送出要读出的地址，然后使CE和和O
26、E均有效（低电平）。均有效（低电平）。则在芯片的则在芯片的D0D7上就可以输出要读出的数据。其过程如上就可以输出要读出的数据。其过程如图图3-11 所示。所示。3EPROM 2764 的编程的编程1）擦除）擦除 如果如果 EPROM 芯片是刚出厂的新芯片，其每一个存储单元的内容芯片是刚出厂的新芯片，其每一个存储单元的内容都是都是 FFH。若芯片是使用。若芯片是使用 过的，则需要利用紫外线照射其窗口，以过的，则需要利用紫外线照射其窗口，以便将其内容擦除干净。一般照射便将其内容擦除干净。一般照射 1520min 即可擦除即可擦除 干净。经过定干净。经过定时的紫外线照射，若读出其每个单元的内容均为时
27、的紫外线照射，若读出其每个单元的内容均为 FFH，则可认为该芯，则可认为该芯片已擦干净。片已擦干净。上一页返回下一页3.2 读写存储器读写存储器（2）编程）编程 EPROM的编程有标准编程和灵巧编程两种方式。标准编程的过的编程有标准编程和灵巧编程两种方式。标准编程的过程为：使程为：使VCC为为+5V，VPP加上加上+21V，而后加上要编程的单元地址，而后加上要编程的单元地址，数据线加上要写入的数据，使保持低电平，数据线加上要写入的数据，使保持低电平，CE为高电平。当上述信为高电平。当上述信号稳定后，在号稳定后，在PGM端加上端加上505ms 的负脉冲。这样就将一字节数据写的负脉冲。这样就将一字
28、节数据写到了相应地址单元。重复上述过程，即可将要写入的数据逐一写入相到了相应地址单元。重复上述过程，即可将要写入的数据逐一写入相应的存储单元中。应的存储单元中。每写入一个地址单元，可以在其它信号不变的条件下，只将每写入一个地址单元，可以在其它信号不变的条件下，只将OE变变低，立即读出校验也可在所有单元均已写完后再进行最终校验，亦可低，立即读出校验也可在所有单元均已写完后再进行最终校验，亦可上述两种校验都采用。若写入数据有错，则可从擦除开始，重复上述上述两种校验都采用。若写入数据有错，则可从擦除开始，重复上述过程再进行一次写入编程过程。过程再进行一次写入编程过程。上一页返回下一页3.2 读写存储
29、器读写存储器3.2.4 EEPROM（E2PROM）1典型典型 E2PROM 芯片介绍芯片介绍 E2PROM 按其制造工艺的不同及芯片容量的大小不同有多种型按其制造工艺的不同及芯片容量的大小不同有多种型号。有的与相同容量的号。有的与相同容量的EPROM 完全兼容。现以完全兼容。现以 8K8bit 的的 E2PROM 98C64A 为例来加以说明。这是一片为例来加以说明。这是一片 CMOS 工艺的工艺的 EEPROM 芯片，其引脚如芯片，其引脚如图图 3-13 所示。所示。上一页返回下一页3.2 读写存储器读写存储器2.EEPROM NMC98C64A的工作过程的工作过程 (1)读出数据。从读出
30、数据。从EEPROM读出数据的过程与从读出数据的过程与从EPROM或或RAM中读中读出数据的过程一样，当出数据的过程一样，当CE=0,OE=0,WE=1时，且满足芯片所要求时，且满足芯片所要求的读出时序关系，则可从选中的存储单元中将数据读出。的读出时序关系，则可从选中的存储单元中将数据读出。(2)写入数据。将数据写入写入数据。将数据写入98 C64A有两种方式。有两种方式。字节方式，即一次写入一个字节数据。字节方式写入数据的时序如字节方式，即一次写入一个字节数据。字节方式写入数据的时序如图图3一一14所示所示)自动页写入自动页写入上一页返回下一页3.2 读写存储器读写存储器3.2.5 闪速闪速
31、 EEPROM（FLASH）EEPROM 能够在线编程，可以自动页写入，其在使用方便性及能够在线编程，可以自动页写入，其在使用方便性及写入速度两方面都较写入速度两方面都较 EPROM 更进一步，即便如此，更进一步，即便如此，其编程时间较其编程时间较 RAM 还是太长，特别是对大容量的芯片更是还是太长，特别是对大容量的芯片更是 如此。具有写入速度类如此。具有写入速度类似似 RAM，掉电后内容又不丢失的闪，掉电后内容又不丢失的闪 存存 EEPROM 被研制出来，得到被研制出来，得到广泛应用。广泛应用。1)TMS28F040的引脚及结构的引脚及结构TM528 F040的外部引脚如的外部引脚如图图3一
32、一15所示所示上一页返回下一页3.2 读写存储器读写存储器2）工作过程）工作过程 TMS28F040 与普通与普通 EEPROM 芯片一样也有三种工作方式，即芯片一样也有三种工作方式，即读出、编程写入和擦除。但不同的是它是通过向内部状态寄存器写入读出、编程写入和擦除。但不同的是它是通过向内部状态寄存器写入命令的方法来控制芯片的工作方式，对芯片所有的操命令的方法来控制芯片的工作方式，对芯片所有的操 作都要先向状态作都要先向状态寄存器写入命令。另外，寄存器写入命令。另外，TMS28F040 的许多功能需要根据状态寄存的许多功能需要根据状态寄存器的状态来器的状态来 决定。要知道芯片当前的工作状态，只
33、需写入命令决定。要知道芯片当前的工作状态，只需写入命令 70H，就可读出状态寄存器各位的状态了。就可读出状态寄存器各位的状态了。(1)读操作读操作 读操作包括读出芯片中某个单元的内容、读内部状态寄存器的内读操作包括读出芯片中某个单元的内容、读内部状态寄存器的内容以及读出芯片内部的厂容以及读出芯片内部的厂 家及器件标记三种情况。如果要读某个存储家及器件标记三种情况。如果要读某个存储单元的内容，则在初始加电以后或在写入命令单元的内容，则在初始加电以后或在写入命令 00H（或（或 FFH）之后，）之后，芯片就处于只读存储单元的状态。这时就和读芯片就处于只读存储单元的状态。这时就和读 SRAM 或或
34、EPR0M 芯芯片一样，很容易读出指定的地址单元中的数据。此时的片一样，很容易读出指定的地址单元中的数据。此时的 VPP（编程高（编程高电压端）可与电压端）可与 VCC（+5V）相连。）相连。上一页返回下一页3.2 读写存储器读写存储器(2)编程写入编程写入 编程方式包括对芯片单元的写入和对其内部每个编程方式包括对芯片单元的写入和对其内部每个 32KB 块的软件块的软件保护。软件保护用命令使保护。软件保护用命令使 芯片的某一块或某些块规定为写保护，也可芯片的某一块或某些块规定为写保护，也可置整片为写保护状态，这样可以使被保护的块不被置整片为写保护状态，这样可以使被保护的块不被 写入新的内容或擦
35、写入新的内容或擦除。比如，向状态寄存器写入命令除。比如，向状态寄存器写入命令 0FH，再送上要保护块的地址，就，再送上要保护块的地址，就可置规可置规 定的块为写保护。若写入命令定的块为写保护。若写入命令 FFH，就置全片为写保护状态。，就置全片为写保护状态。(3)擦除方式擦除方式 TMS28F040 可以每次擦除一个字节，也可以一次擦除整个芯片，可以每次擦除一个字节，也可以一次擦除整个芯片，或按需擦除片内某些块，并可在擦除过程中使擦除挂起和恢复擦除。或按需擦除片内某些块，并可在擦除过程中使擦除挂起和恢复擦除。上一页返回下一页3.2 读写存储器读写存储器3）闪存的应用）闪存的应用 目前闪存主要用
36、来构成存储卡，以代替软磁盘。存储卡的容量可目前闪存主要用来构成存储卡，以代替软磁盘。存储卡的容量可以做的较软盘大，但具有以做的较软盘大，但具有 软盘的方便性，现在已大量用于便携式计算软盘的方便性，现在已大量用于便携式计算机、数码相机、机、数码相机、MP3 播放器等设备中。另外，闪速播放器等设备中。另外，闪速 EEPROM 也用作也用作内存，用于存放程序或不经常改变且对写入时间要求不高的场合，如内存，用于存放程序或不经常改变且对写入时间要求不高的场合，如微机主板的微机主板的 BIOS、显卡的、显卡的 BIOS 等。等。上一页返回下一页3.2 读写存储器读写存储器3.2.6 存储器的连接存储器的连
37、接1概述概述当当 8086/8088 CPU 系统总线与存储器连接时需要考虑三个基本问题：系统总线与存储器连接时需要考虑三个基本问题：(1)CPU 总线的负载承受能力问题；总线的负载承受能力问题；(2)CPU 时序与存储器时序的配合问题；时序与存储器时序的配合问题；(3)CPU 总线的负载承受能力问题。总线的负载承受能力问题。上一页返回下一页3.2 读写存储器读写存储器2存储器扩展存储器扩展1）存储器的位扩展）存储器的位扩展 位扩展保持总存储单元数不变，只增加每个单元存储位数，位扩位扩展保持总存储单元数不变，只增加每个单元存储位数，位扩展构成的存储模块的单元展构成的存储模块的单元 内容存储于不
38、同的存储器芯片上。如使用内容存储于不同的存储器芯片上。如使用 2 片片 4K4 位的存储芯片组成位的存储芯片组成 4KB 的存储模块，则的存储模块，则 存储模块每个单元存储模块每个单元的高、低的高、低 4 位数据分别存储在两个芯片上。位扩展的电路连接方法是位数据分别存储在两个芯片上。位扩展的电路连接方法是将每个存储芯片的地址线和控制线（包括选片信号线、读将每个存储芯片的地址线和控制线（包括选片信号线、读/写信号线写信号线等）全部并连在一起，而将它们的数据线分别引出连接至数据总线的等）全部并连在一起，而将它们的数据线分别引出连接至数据总线的不同数据位上。其连接方法如不同数据位上。其连接方法如图图
39、 3-16 所示。所示。上一页返回下一页3.2 读写存储器读写存储器2）字扩展）字扩展 字扩展是在存储芯片存储单元的字长满足要求，而存储单元数目字扩展是在存储芯片存储单元的字长满足要求，而存储单元数目不够要求时，需要增加存不够要求时，需要增加存 储单元数量的扩展方法。如使用储单元数量的扩展方法。如使用 2K8 位的位的存储芯片组成存储芯片组成 4K8 位的存储模块，需用两片位的存储模块，需用两片 2K8 位存储芯片实现。位存储芯片实现。字扩展的电路连接方法是将每个芯片的地址信号、数据信号和读字扩展的电路连接方法是将每个芯片的地址信号、数据信号和读/写信号等控制信号线按信写信号等控制信号线按信
40、号名称全部并连在一起，只将选片端分别号名称全部并连在一起，只将选片端分别引出到地址译码器的不同输出端，即用片选信号来区引出到地址译码器的不同输出端，即用片选信号来区 别各个芯片的地别各个芯片的地址。其连接示意图如址。其连接示意图如图图 3-17 所示。所示。上一页返回下一页3.2 读写存储器读写存储器3）字位扩展）字位扩展 在构成实际的存储模块时，往往需要同时进行位扩展和字扩展才在构成实际的存储模块时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。能满足存储容量的需求。进行字位扩展时，一般先进行位扩展，构成进行字位扩展时，一般先进行位扩展，构成字长满足要求的存储模块，然后用若干此模块进
41、行字长满足要求的存储模块，然后用若干此模块进行 字扩展，使总存储字扩展，使总存储容量满足要求。容量满足要求。扩展时需要的芯片数量可以这样计算：要构成一个容量为扩展时需要的芯片数量可以这样计算：要构成一个容量为 M N 位的存储器，若使用位的存储器，若使用 l k 位的芯片（位的芯片（(l M，k N)），则构成这），则构成这个存储器需要个存储器需要(M/l)(N/k)个这样的存储器芯片。微型个这样的存储器芯片。微型 机中内机中内存条的构成就是典型的字位扩展实例。存条的构成就是典型的字位扩展实例。上一页返回下一页3.2 读写存储器读写存储器3存储器的连接存储器的连接1）全地址译码方式）全地址译码
42、方式 全地址译码方式是利用全部地址总线的引脚唯一地决定存储器芯全地址译码方式是利用全部地址总线的引脚唯一地决定存储器芯片的一个单元。片的一个单元。图图 3-19 中中 8088 CPU 工作在最大模式下，工作在最大模式下，SRAM 芯芯片片 6264 与与 8088 CPU 系统总线的连接采用全地址译码方式。系统总线的连接采用全地址译码方式。2）部分地址译码方式）部分地址译码方式 部分地址译码就是把部分地址译码就是把 CPU 系统总线中的部分地址信号线与存储系统总线中的部分地址信号线与存储器芯片的地址线相连接，器芯片的地址线相连接，参与存储器地址的译码，部分地址译码会出参与存储器地址的译码，部
43、分地址译码会出现地址重叠问题，但同时简化了硬件电路的连接和现地址重叠问题，但同时简化了硬件电路的连接和 译码电路设计。在译码电路设计。在对存储器的容量要求不高的微型计算机软硬件开发环境中，建议使用对存储器的容量要求不高的微型计算机软硬件开发环境中，建议使用部分地部分地 址译码方式。部分地址译码的例子如址译码方式。部分地址译码的例子如图图 3-20 所示。所示。上一页返回下一页3.2 读写存储器读写存储器（3）译码电路）译码电路 EPROM2764 芯片与芯片与 8088CPU 系统总线连接如系统总线连接如图图 3-12 所示。采所示。采用全地址译码方式，其地用全地址译码方式，其地 址范围在址范
44、围在 0F0000H0F1FFFH 之间。图中之间。图中 8088 CPU 工作在最大模式之下，其中工作在最大模式之下，其中 RESET 为为 CPU 的复位信号，的复位信号，高电平时有效；高电平时有效；MEMR 为存储器读控制信号，当为存储器读控制信号，当 CPU 读存储器时有读存储器时有效（低电平）。效（低电平）。图中译码电路采用图中译码电路采用 74LS138 译码器芯片，可以分析译码器芯片，可以分析出来，地址总线高位地址线（出来，地址总线高位地址线（A19A13）只有）只有 在全为高电平时，与非在全为高电平时，与非门的输出和门的输出和 74LS138 配合，才使配合，才使 EPROM2
45、764 的芯片选择信号有效。的芯片选择信号有效。允许允许 8088CPU 经过系统总线读出经过系统总线读出 EMPROM2764 中的程序或数据信中的程序或数据信息。息。上一页返回3.3 存储器管理存储器管理3.3.1 IBM PC/XT 中的存储空间分配中的存储空间分配 IBM PC/XT 计算机中的计算机中的 CPU 为为 8088，8088 能够寻址能够寻址 1MB 的内的内存空间。通常把这存空间。通常把这 1MB 空间分为三个区，即空间分为三个区，即 RAM 区、保留区和区、保留区和 ROM 区。区。RAM 区为前区为前 640KB 空间是用户的主要工作区。保留区空间是用户的主要工作区
46、。保留区 128KB 空间用作字符空间用作字符/图形显示缓图形显示缓 冲器区域。单色显示适配器使用冲器区域。单色显示适配器使用 4KB 的显的显示缓存区，彩色字符示缓存区，彩色字符/图形显示适配器需要图形显示适配器需要 16KB 空空 间显示缓冲区。间显示缓冲区。对于高分辨率的显示适配器而言，则需要更大容量的缓冲区。存储空对于高分辨率的显示适配器而言，则需要更大容量的缓冲区。存储空间的最后间的最后 256KB 为为 ROM 区的前区的前 192KB 存放系统的控制存放系统的控制 ROM，包括高分，包括高分辨率显示适配器的控制辨率显示适配器的控制 ROM 及硬盘驱动器的控制及硬盘驱动器的控制 R
47、OM。若用户要。若用户要安装固化在安装固化在 ROM 中的程序，则可使用中的程序，则可使用 192KB ROM 区中区中 尚未使用的尚未使用的区域；最后的区域；最后的 64KB 存储器是基本系统存储器是基本系统 ROM 区。一般最后区。一般最后 40KB 是是基本基本 ROM，其，其 中的中的 8KB 为基本输入输出系统为基本输入输出系统 BIOS，32KB 为为 ROM BASIC。存储空间的分配如。存储空间的分配如表表 3-6 所示。所示。返回下一页3.3 存储器管理存储器管理3.3.2 扩展存储器及其管理扩展存储器及其管理 80286、80386、80486 等等 CPU 组成的微型计算
48、机大多配置了组成的微型计算机大多配置了 416MB 的内存，的内存，Pentium 以以 上的上的 PC 机则配置了机则配置了 32MB64MB 甚至甚至更多的内存。本节将扼要介绍这些内存空间的管理及使更多的内存。本节将扼要介绍这些内存空间的管理及使 用方法。用方法。1寻址范围寻址范围不同不同 CPU 因地址线数目的不同，其寻址范围也不同，如因地址线数目的不同，其寻址范围也不同，如表表 3-7 所示。所示。上一页返回下一页3.3 存储器管理存储器管理2存储器管理存储器管理（1）存储器管理机制）存储器管理机制 计算机中的物理存储器，每一个单元占用唯一的一个物理地址。计算机中的物理存储器，每一个单
49、元占用唯一的一个物理地址。在在 80386CPU 的指令系统的指令系统 中，物理地址由两个地址段基址和偏移地址中，物理地址由两个地址段基址和偏移地址共同组成。这两个地址由地址转换机制把程序地址共同组成。这两个地址由地址转换机制把程序地址 转换或映射为物理转换或映射为物理存储器地址。这种办法同样支持虚拟地址的概念。存储器地址。这种办法同样支持虚拟地址的概念。广泛使用的存储器管理机制是分段和分页管理，它们都是使用驻广泛使用的存储器管理机制是分段和分页管理，它们都是使用驻留在存储器中的各种表留在存储器中的各种表 格，规定各自的转换函数。这些表格只允许操格，规定各自的转换函数。这些表格只允许操作系统进
50、行访问，而应用程序不能对其修改。这作系统进行访问，而应用程序不能对其修改。这 样操作系统为每一个样操作系统为每一个任务维护一套各自不同的转换表格，其结果是每一任务有不同的虚拟任务维护一套各自不同的转换表格，其结果是每一任务有不同的虚拟地址地址 空间，并使各任务彼此隔离开来，以便完成多任务分时操作。空间，并使各任务彼此隔离开来，以便完成多任务分时操作。上一页返回下一页3.3 存储器管理存储器管理 80386 使用的段机制把包含两个部分的虚拟地址空间转换为一个使用的段机制把包含两个部分的虚拟地址空间转换为一个中间地址空间的地址，这中间地址空间的地址，这 一中间地址空间称为线性地址空间，其地址一中间