《机电一体化系统设计大作业.pdf》由会员分享，可在线阅读，更多相关《机电一体化系统设计大作业.pdf（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、注册号：20150110377712学号：W名：作业批次：201602课程名称:机电一体化系统设计1综合题：根据下图回答下列问题：1、简述下图中 Z80ACPU、74ls138、6264、2764、PPI8255A各元件的名称及作用。2、分析并求出 6264、2764 及 PPI8255A的 A 口、B 口、C 口的地址。3、编写从 2764 的某一单元中把 1 个数据送到 6264 的某一单元中，再从 6264 把该数据送到 PPI8255A的 A 口的程序。21 1、简述下图中、简述下图中 Z80ACPUZ80ACPU、74ls13874ls138、62646264、27642764、PP
2、I8255APPI8255A 各元件的名称及作用各元件的名称及作用Z80ACPU：名称：微处理器（微型计算机）Zilog 公司的成名之作，Zilog 公司与 1979 年 6 月，推出 Z8000 系列 16 位微处理器。Z8000 系列有先进的结构，高数据吞吐率，智能外围以及系统高度灵活性，是 80 年代最流行的微处理器。处理器采用N 沟道 E/D MOS 工艺，内部控制采用随机组合逻辑，是芯片上晶体管数量大大优于其他16 位微处理器，仅有 17500 个左右。Z80 微处理器采用单一 5V 电源，功耗 300mW。可分段式 CPU，地址空间可达 48M 字节。主频 4MHz，基本指令周期为
3、3 个时钟（750ns）。16 个 16 位通用寄存器，可任意编组为8 位、16 位、32 位和 64 位寄存器组，适应各种字长和数据暂存以及两种堆栈指示等多种用途。具有丰富的寻址方式：R(寄存器)、IM（立即）、IR（寄存器间接），DA(直接）、X（变址）、RA（相对）、BA（基地址）、BX（基地址变址）。提供丰富的指令系统。基本指令110 条，运用不同的寻址方式和数据形式，组成功能更强的 414 条指令系统。能处理七种数据类型：位、BCD、字节、字、双字、四字、字节串和字串。提供系统工作方式和正常工作方式。分别有操作系统和用户使用。具有很强的中断和陷阱能力。CPU 支持 3 种中断和 3
4、种陷阱，已经一个分段陷阱。作用：3为整个系统提供 CPU 服务，运行操作参数，对数据进行处理、输入、输出、计算、储存。74LS138：名称：3-8 译码器74LS138 是一种高速 8 选 1 译码器，工作电压范围4.75V=Vcc=5.52V。当一个选通端(E1)为高电平，另两个选通端(/E2)和(/E3)为低电平时，可将地址端(A0、A1、A2)的二进制编码在 Y0 至 Y7 对应的输出端以低电平译出。比如:A2A1A0=110 时，则 Y6 输出端输出低电平信号。如图：输入输出STA/STB/STCA2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7LHHHHHHHHHLLLLL
5、LLLHLLLLLLLLLLLLHHHHLLHHLLHHLHLHLHLHHHHLHHHHHHHHHHHLHHHHHHHHHHHLHHHHHHHHHHHLHHHHHHHHHHHLHHHHHHHHHHHLHHHHHHHHHHHLHHHHHHHHHHHL4作用：在系统中做地址译码，使用2 片译码器分别完成对6264ROM、2764EPROM 以及接口扩展的独立译码。6264：6264 是一种采用 CMOS 工艺制成的 8Kx8 位 28 引脚的静态读写存储器。读写时间根名称：静态读写存储器据型号不同可从 2ns 到 200ns。数据输入输出引脚共用，三态输出。其引脚 325 与 EPROM2764芯
6、片引脚兼容。采用单一电源+5V，输出电平与 TTL 兼容。具有低功耗操作方式，可用于电池供电的数据断电保护操作，工作温度范围：070。作用：作为数据存储作用，通过对于地址对数据进行写入和写出。2764：可以清楚存储数据和再编程。A12A0（address inputs）：地址线，可寻址 8KB 的存储空间。D7D0（data bus）：数据线，双向，三态。名称：EPROM 可擦除可编程 ROM5非 OE（output enable）：读出允许信号，输入，低电平有效。非 WE（write enable）：写允许信号，输入，低电平有效。非 CE1（chip enable）：片选信号 1，输入，在读
7、/写方式时为低电平。非 CE2（chip enable）：片选信号 2，输入，在读/写方式时为高电平。VCC：+5V 工作电压。GND：信号地。操作方式编辑Intel 6264 的操作方式由 OE,WE,CE1,CE2 的共同作用决定 写入：当 WE 和 CE1 为低电平，且 OE 和 CE2 为高电平时，数据输入缓冲器打开，数据由数据线 D7D0 写入被选中的存储单元。读出：当 OE 和 CE1 为低电平，且 WE 和 CE2 为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7D0 上。保持：当CE1 为高电平，CE2 为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。这
8、是一块 8K8bit 的 EPROM 芯片，它的引线与SRAM 芯片 6264 是兼容的。这给使用者带来很大方便。因为在软件调试过程中，程序经常需要修改，此时可将程序先放在6264中，读写修改都很方便。调试成功后，将程序固化在 2764 中，由于它与 6264 的引脚兼容，所以可以把 2764 直接插在原 6264 的插座上。这样，程序就不会由于断电而丢失。作用：同 6264 存储器一样也是数据存储，通过相对应的参数配置数据进行写入和写出。68255A:I ntel 8086/8088 系列的可编程外设接口电路(Programmable Peripheral Interface)简称 PPI，
9、型号为 8255(改进型为 8255A 及 8255A-5)，具有 24 条输入/输出引脚、可编程的通用并行输入/输出接口电路。它是一片使用单一+5V 电源的 40 脚双列直插式大规模集成电路。8255A 的通用性强，使用灵活，通过它CPU 可直接与外设相连接。名称：可编程外设接口电路(Programmable Peripheral Interface)简称 PPI8255A 在使用前要写入一个方式控制字，选择A、B、C 三个端口各自的工作方式，共有三种;方式 0:基本的输入输出方式，即无须联络就可以直接进行的 I/O 方式。其中 A、B、C 口的高四位或低四位可分别设置成输入或输出。方式 1
10、:选通 I/O,此时接口和外围设备需联络信号进行协调，只有 A 口和 B 口可以工作在方式 1，此时 C 口的某些线被规定为A 口或 B 口与外围设备的联络信号，余下的线只有基本的 I/O 功能，即只工作在方式0。方式 2:双向 I/O 方式，只有 A 口可以工作在这种方式，该 I/O 线即可输入又可输出，此时 C 口有 5 条线被规定为 A 口和外围设备的双向联络线，C 口剩下的三条线可作为B 口方式 1 的联络线，也可以和B 口一起方式 0 的 I/O 线。78255A 是一个并行输入、输出器件，具有24 个可编程设置的 I/O 口，包括 3 组 8 位的 I/O 为 PA口、PB 口、P
11、C 口，又可分为 2 组 12 位的 I/O 口:A 组包括 A 口及 C 口高 4位，B 组包括 B 口及 C 组的低 4 位。A 口可以设置为方式 0、方式 1、方式 2，B 口与 C 口只能设置为方式 0 或方式 1。作用：交换。扩展外设接口，通过与译码电路、数据储存电路的配合对外设和CPU 进行数据的2 2、分分析并求出析并求出 62646264、27642764 及及 PPI8255APPI8255A 的的 A A 口、口、B B 口、口、C C 口的地址。口的地址。6264：要使 6264 选通就要使非 CE1（chip enable）：片选信号 1，输入，在读/写方式时为分析：低
12、电平 0，即非Y1（chip enable）为0，要使非Y1（chip enable）为0，由74LS138 资料可知 A 为 1，B、C 为 0，即 A13、A14 为 0，A15 为 0。那么 6264 的地址为：001A12A000100000000000000011111111111111A15,A14,A13+A0A12用十六进制表示 2000H3FFFH2764：分析：8要使 2764 选通就要使非 CE1（chip enable）：片选信号 1，输入，在读/写方式时为低电平 0，即非Y0（chip enable）为0，要使非Y0（chip enable）为0，由74LS138 资
13、料可知 A、B、C 为 0，即 A13、A14、A15 为 0。那么 2764 的地址为：A15,A14,A13+A0A12用十六进制表示 0000H1FFFH8255：要使 8255 选通就要使非 CS（chip enable）：片选信号 1，输入，在读/写方式时为低电平 0，即 74LS138 的非 Y0（chip enable）为 0，那么 A7 为 1,A6,A5,A4,A3,A2为 0，由资料知 8255 的 A,B,C 口选择由 A1,A0 配置，A 口（A1 为 0，A0 为 0），B口（A1 为 0，A0 为 1），C 口（A1 为 1，A0 为 0）。那么 8255A 的A
14、口地址为：A7A0+PA0PA7100000000000000010000000FFFFFFFF8000H80FFHB 口地址为：分析：000A12A000000000000000000001111111111111A7A0+PB0PB7100000010000000010000001FFFFFFFF8100H81FFHC 口地址为：9A7A0+PC0PC7100000100000000010000000FFFFFFFF8200H82FFH3 3、编编写从写从 27642764 的某一单元中把的某一单元中把 1 1 个数据送到个数据送到 62646264 的某一单元中，的某一单元中，再从再从
15、62646264 把该数据把该数据送到送到 PPI8255APPI8255A 的的 A A 口的程序。口的程序。一、程序设计思路：Z80A2764初始RD_n、MREQ_n、化输出 CE_n、OE_nA15_n、A14_n、A13_n6264初始WR_n、RD、A13、化输入WE_n、CE1_nA14_n、A15_n输出 RD_n、CE1_nRD_n、WR、A13、A14_n、A15_n8255初始化 WR_n、CS_n WR_n、A0A6_n、A7、RD二、程序：AD27 EQU 1FFFH/Port address of 2764AD62 EQU 2000H/Port address of
16、 6264AD82 EQU 8000H/PortA address of 8255ALD Ix，81H/ADRI为单扳机存放单片机程序的首地址LD DE,AD62/AD62为6264中存用户程序的首地址LD A，0FH/设定PIO输出方式。OUT(82H),A/82H为PIOA口控制口地址。10276462648255EndOUT（83H），ALD A，00HOUT(81H)/83H为P10B口控制口地址。/置74L138的A、B、C、G2a为0，2764的OE为0LD A,AD27OUT(80H)，ALD A，AD27ADD A，DOUT（81H），A1LD AD64,(LX)LD A,AD82OUT(80H)，ALD A，AD82ADD A，DOUT（82H），A1LD AD82,(LX)OUT(82H),A0UT(83H)，AJP O000H/锁存2764的低8位/地址。/锁存01I6的高3位/地址，同时置Ls138的G2a为1/6264的WR和CE均为0。/2764送出一个字节至6264。/锁存2764的低8位/地址。/锁存8255的高3位/地址，同时置Ls138的G2a为1/6264的OR和CE均为0。/6264送出一个字节至8255。/转至监检程序11