《PPT课件：中央处理器.ppt》由会员分享，可在线阅读，更多相关《PPT课件：中央处理器.ppt（195页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 中央处理器中央处理器n 中中央央处处理理器器（Central Central Processing Processing Unit Unit,简简称称CPU CPU）是是计计算算机机系系统统的的核核心心部件。部件。n 主要由运算器、控制器、寄存器几主要由运算器、控制器、寄存器几部分组成。部分组成。n 本章将重点介绍本章将重点介绍CPUCPU的功能和组成，的功能和组成，控制器的工作原理，控制器的工作原理，RISCRISC技术和技术和CISCCISC技技术，先进的流水技术。术，先进的流水技术。n5.1 CPU5.1 CPU的功能和组成的功能和组成n5.2 5.2 处理器的工作过程处理器的工作过程
2、n5.3 5.3 流水结构流水结构n5.4 5.4 流水线的加速技术流水线的加速技术n5.5 5.5 处理器的指令执行方式处理器的指令执行方式n5.1 CPU5.1 CPU的功能和组成的功能和组成5.1.1 CPU5.1.1 CPU的功能的功能n1 1、CPUCPU的功能：的功能：nCPUCPU的的基基本本功功能能是是：取取指指令令、分分析析指指令令和和执行指令。执行指令。nCPUCPU还具有诸如：程序的输入、运算结果还具有诸如：程序的输入、运算结果的输出、总线的控制、系统的中断的控的输出、总线的控制、系统的中断的控制以及计算机的异常工作状况的处理等制以及计算机的异常工作状况的处理等其它功能。
3、其它功能。n2 2、工作过程：、工作过程：n 对于一台冯对于一台冯诺曼结构的计算机的诺曼结构的计算机的工作过程是：将计算机的程序存储在计工作过程是：将计算机的程序存储在计算机主存中。算机主存中。n CPUCPU将主存中的程序或命令逐条按序将主存中的程序或命令逐条按序取出，依据取出的程序或命令包含的信取出，依据取出的程序或命令包含的信息内容完成特定的工作。息内容完成特定的工作。n 计计算算机机工工作作过过程程实实际际上上就就是是其其CPUCPU周周而而复复始始的的取取指指令令、分分析析指指令令和和执执行行指指令令的过程。的过程。n 计计算算机机开开机机时时开开始始运运行行时时的的第第一一条条指指
4、令令从从何何处处开开始始，一一般般是是系系统统事事先先设设定定的。的。nCPUCPU分析指令包括两部分内容：分析指令包括两部分内容：n 一是分析指令要完成什么操作，即一是分析指令要完成什么操作，即这条指令要这条指令要CPUCPU发出的是什么操作命令；发出的是什么操作命令；n 二是分析出参与操作的操作数或操二是分析出参与操作的操作数或操作数的地址是什么。作数的地址是什么。n 这部分工作由这部分工作由CPUCPU中的控制部件来完中的控制部件来完成。成。n执执行行指指令令就就是是：通通过过对对指指令令的的分分析析，得得出出指指令令对对CPUCPU的的操操作作命命令令和和操操作作数数或或操操作作数的目
5、标地址的要求。数的目标地址的要求。n 由由CPUCPU的的控控制制部部件件形形成成一一组组控控制制信信号号系列，执行这条指令。系列，执行这条指令。5.1.2 CPU5.1.2 CPU的组成的组成n*运算部件；运算部件；n*地址的寄存器；地址的寄存器；n*指令寄存器；指令寄存器；n*译码部件；译码部件；n*控制部件控制部件CUCU；n*中断控制部件中断控制部件 n 常常将将CPUCPU分分成成控控制制器器、运运算算器器二二个个功功能模块。见图能模块。见图5-15-1。n1.1.控制器控制器 控制器是计算机的控制机构，用于控制器是计算机的控制机构，用于协调和指挥整个计算机系统的运作。协调和指挥整个
6、计算机系统的运作。n 控控制制器器的的基基本本功功能能实实际际上上就就是是CPUCPU的的基本功能。基本功能。n CPUCPU中中设设置置的的其其它它部部件件可可以以认认为为是是完完全为控制器实现全为控制器实现CPUCPU所需功能而设置的。所需功能而设置的。n 目目前前主主要要采采用用组组合合逻逻辑辑电电路路和和微微程程序来构成控制器。序来构成控制器。n 由由组组合合逻逻辑辑电电路路设设计计产产生生的的控控制制器器称称为为组组合合逻逻辑辑控控制制器器，也也称称为为硬硬布布线线控控制制器器，是是早早期期CPUCPU的的控控制制器器采采用用的的设设计计方方法。法。n 采用组合逻辑设计的控制器的最大
7、采用组合逻辑设计的控制器的最大优点是执行速度快，能实现高速运算。优点是执行速度快，能实现高速运算。n 但这种控制器也有缺点，就是在控但这种控制器也有缺点，就是在控制器一旦设计好后，其控制功能无法改制器一旦设计好后，其控制功能无法改变。变。n 微微程程序序设设计计法法采采用用程程序序设设计计思思想想来来组织操作控制逻辑。组织操作控制逻辑。n 将将计计算算机机中中的的每每条条指指令令的的执执行行过过程程，变变换换成成去去执执行行一一段段存存放放在在只只读读存存储储器器中中的微命令或微程序的过程。的微命令或微程序的过程。n 这这种种采采用用微微程程序序对对程程序序指指令令的的分分解解执执行行方方法法
8、，因因其其设设计计思思想想简简单单，设设计计过过程容易，已广泛应用于控制器的设计。程容易，已广泛应用于控制器的设计。n(1)(1)指令部件指令部件n 指指令令部部件件的的作作用用是是完完成成取取指指令令和和指指令译码的操作。令译码的操作。n 包括程序计数器、指令寄存器、指包括程序计数器、指令寄存器、指令译码器及地址形成部件。令译码器及地址形成部件。n*程序计数器程序计数器PCPCn 程程 序序 计计 数数 器器（Programming Programming Counter,Counter,简简称称PCPC）又又称称为为指指令令计计数数器器，其作用是存储程序或指令的地址。其作用是存储程序或指令
9、的地址。n 当程序开始执行时，当程序开始执行时，PCPC中存放的是中存放的是运行程序的第一条指令的地址。运行程序的第一条指令的地址。n 通过通过PCPC每取一条指令后，控制器中每取一条指令后，控制器中的地址形成部件会自动修改的地址形成部件会自动修改PCPC的内容，的内容，以保持以保持PCPC内存储的是将要执行的下条指内存储的是将要执行的下条指令的地址。令的地址。n*一一般般CPUCPU采采用用的的是是按按序序执执行行程程序序的的，所所以以PCPC在在每每次次取取出出一一条条指指令令后后总总是是通通过过加加“1”1”来来指指向向后后一一条条要要执执行行的的指指令令地地址址的。的。n*当当CPUC
10、PU执执行行转转移移指指令令时时，执执行行的的下下一一条条的的指指令令的的地地址址将将由由转转移移指指令令决决定定，由由转转移移指指令令将将目目标标地地址址送送到到PCPC中中，实实现现程序的转移。程序的转移。n*指令寄存器指令寄存器IRIRn 指令寄存器（指令寄存器（Instruction Instruction Register,Register,简称简称IRIR）用于保存当前正在）用于保存当前正在执行的指令。执行的指令。n*指令译码器指令译码器IDIDn 指指 令令 译译 码码 器器（Instruction Instruction Decoder,Decoder,简简 称称IDID）又又
11、称称操操作作码码译译码码器器，是对指令寄存器的指令进行解析的部件。是对指令寄存器的指令进行解析的部件。n*地址形成部件地址形成部件n 地址形成部件的作用是根据指令的地址形成部件的作用是根据指令的不同寻址方式形成操作数或下一条执行不同寻址方式形成操作数或下一条执行指令的有效地址。指令的有效地址。n 在个人在个人PCPC和小型计算机中，一般不和小型计算机中，一般不设专门的地址形成部件，地址的形成一设专门的地址形成部件，地址的形成一般用运算器加上地址偏移量得到。般用运算器加上地址偏移量得到。n(2)(2)时序部件时序部件n 计算机的运行是按节拍进行的，这计算机的运行是按节拍进行的，这个节拍就是时序。
12、个节拍就是时序。n 计算机各功能部件都必须严格的按计算机各功能部件都必须严格的按时序信号进行操作。时序信号进行操作。n 时序信号是协调各部件工作的同步时序信号是协调各部件工作的同步信号。信号。n 时序信号由时序控制器产生，一般时序信号由时序控制器产生，一般包括脉冲源、启停控制逻辑部件和节拍包括脉冲源、启停控制逻辑部件和节拍信号发生器等部件组成。信号发生器等部件组成。n 脉脉冲冲源源的的作作用用是是产产生生具具有有一一定定频频率率和和脉脉宽宽的的时时钟钟信信号号，为为整整个个计计算算机机系系统统提供基准时钟信号。提供基准时钟信号。n 启启停停控控制制逻逻辑辑部部件件的的作作用用是是：根根据据计计
13、算算机机的的需需要要，正正确确的的控控制制时时序序部部件件的的各各种种信信号号的的发发生生和和停停止止，保保证证计计算算机机各各部件有序的运行。部件有序的运行。n 节拍信号发生器又称为时钟脉冲分节拍信号发生器又称为时钟脉冲分配器。其作用是产生一系列能满足配器。其作用是产生一系列能满足CPUCPU内内部各部件需要的节拍时序信号，控制部各部件需要的节拍时序信号，控制CPUCPU内各部件完成每一步微操作。内各部件完成每一步微操作。n(3)(3)微操作控制部件微操作控制部件n 部件间的数据通信、通道的选通、部件间的数据通信、通道的选通、指令译码所确定的对应系统各部件的微指令译码所确定的对应系统各部件的
14、微操作，都由微操作控制部件来完成。操作，都由微操作控制部件来完成。n 微微操操作作控控制制部部件件的的任任务务是是：在在CPUCPU时时序序部部件件产产生生的的时时序序脉脉冲冲的的控控制制下下，正正确确的的建建立立数数据据通通道道，根根据据指指令令操操作作码码的的内内容，完成各种指定的操作控制。容，完成各种指定的操作控制。n 对对于于不不同同的的指指令令，操操作作码码不不同同，微微操作控制部件产生的操作自然就不同。操作控制部件产生的操作自然就不同。n(4)(4)中断控制部件中断控制部件 设置中断控制逻辑部件的目的是为设置中断控制逻辑部件的目的是为了解决了解决CPUCPU使用优先权问题。使用优先
15、权问题。n 中断控制部件主要包括中断源寄存中断控制部件主要包括中断源寄存器、中断屏蔽寄存器、中断排队线路以器、中断屏蔽寄存器、中断排队线路以及中断服务程序首地址产生部件等。及中断服务程序首地址产生部件等。n 中中断断源源寄寄存存器器内内存存储储的的是是外外设设的的中中断标记，即什么设备中断和是否中断；断标记，即什么设备中断和是否中断；n 中中断断屏屏蔽蔽寄寄存存器器中中存存储储的的是是不不同同外外设设是是否否允允许许中中断断的的标标记记，称称中中断断屏屏蔽蔽字字，一般由程序设定；一般由程序设定；n 中断排队线路的作用是决定外设对中断排队线路的作用是决定外设对CPUCPU申请的优先权；申请的优先
16、权；n 中断服务首地址形成部件的作用是中断服务首地址形成部件的作用是对不同的外设的中断申请，给出其对应对不同的外设的中断申请，给出其对应的服务地址。的服务地址。n2.2.运算器运算器 运算器是计算机进行数据加工处理运算器是计算机进行数据加工处理的中心。的中心。n 它是在控制器的控制下完成各种运它是在控制器的控制下完成各种运算功能的，可执行算术和逻辑运算，属算功能的，可执行算术和逻辑运算，属于于CPUCPU的可执行部件。的可执行部件。n 运算器主要由：算术逻辑部件运算器主要由：算术逻辑部件（ALUALU）、累加寄存器（）、累加寄存器（ACAC）、数据缓冲）、数据缓冲存储器（存储器（DRDR）、状
17、态条件寄存器（）、状态条件寄存器（PSWPSW）组成。组成。n 除此外，还包括除此外，还包括ALUALU输入端的多路选输入端的多路选择器、通用寄存器组、移位寄存器、总择器、通用寄存器组、移位寄存器、总线等功能部件。线等功能部件。n(1)(1)运算功能部件的作用运算功能部件的作用n*数术数术/逻辑运算单元（逻辑运算单元（ALUALU）n 算算术术/逻逻辑辑运运算算单单元元ALUALU是是运运算算器器的的主主要要组组成成部部分分，主主要要用用于于完完成成算算术术运运算算和逻辑运算。和逻辑运算。n*数据缓冲寄存器（数据缓冲寄存器（DRDR）n 数据缓冲寄存器的作用是暂存从主数据缓冲寄存器的作用是暂存
18、从主存中读出或准备写入主存的数据或指令，存中读出或准备写入主存的数据或指令，是是CPUCPU与主存、外设之间的中转站。与主存、外设之间的中转站。n*累加寄存器（累加寄存器（ACAC）n 累累加加寄寄存存器器ACAC简简称称为为累累加加器器，是是CPUCPU中使用频率较高的通用寄存器。中使用频率较高的通用寄存器。n*程序状态字寄存器（程序状态字寄存器（PSWPSW）n 程程序序状状态态寄寄存存器器PSWPSW又又称称为为状状态态字字寄寄存存器器，主主要要用用于于记记录录计计算算机机运运算算器器的的运运算算状状况况、设设置置程程序序中中断断或或转转移移的的一一个个标标志寄存器。志寄存器。n*通用寄
19、存器通用寄存器n通用寄存器是用来保存参加运算的操作通用寄存器是用来保存参加运算的操作数和中间结果的寄存器，有别于完成某数和中间结果的寄存器，有别于完成某种特殊功能的专用寄存储，种特殊功能的专用寄存储，n 如前面介绍的程序计数器如前面介绍的程序计数器PCPC、指令、指令寄存器寄存器IRIR、数据寄存器、数据寄存器DRDR和状态寄存器和状态寄存器PSWPSW都属于专用寄存器。都属于专用寄存器。n 由于通用寄存器与由于通用寄存器与CPUCPU内部各部件之内部各部件之间直接通过内部数据总线相连，无需运间直接通过内部数据总线相连，无需运行总线周期，因此存取速度较快。行总线周期，因此存取速度较快。n(2)
20、(2)运算器的内部总线结构运算器的内部总线结构 运算器内部各功能模块之间也采用运算器内部各功能模块之间也采用总线结构，该总线称为运算器的内部总总线结构，该总线称为运算器的内部总线。线。n*单总线结构单总线结构 n单总线结构如图单总线结构如图5-35-3所示。所示。n*双总线结构双总线结构n*三总线结构三总线结构n5.2 5.2 处理器的工作过程处理器的工作过程n 处处理理器器的的工工作作过过程程就就是是执执行行程程序序的的过程。过程。n 处处理理器器的的工工作作过过程程实实际际上上是是从从存存储储器器中中取取出出一一条条一一条条的的指指令令，然然后后对对每每条条指指令令进进行行分分析析，然然后
21、后根根据据指指令令的的内内容容而而做出相应动作的这样一个连续过程。做出相应动作的这样一个连续过程。5.2.1 5.2.1 指令和周期的基本概念指令和周期的基本概念n 处处理理器器处处理理每每条条指指令令是是需需要要时时间间的的，常用指令周期来描述。常用指令周期来描述。n 指令周期是指处理器取出并执行一指令周期是指处理器取出并执行一条指令的时间。条指令的时间。n*常常用用执执行行一一条条指指令令所所需需的的时时钟钟周周期期数数来记录一条指令周期的长短。来记录一条指令周期的长短。n 指令周期还有一种表示方法就是用指令周期还有一种表示方法就是用总线周期（总线周期（Bus CycleBus Cycle
22、）作为计量单位）作为计量单位（有的教材也称为（有的教材也称为CPUCPU周期）。周期）。n 总总线线周周期期是是指指CPUCPU经经地地址址总总线线和和数数据据总总线线从从内内存存中中读读出出或或写写入入一一个个字字节节（或或字）所用的最少时间。字）所用的最少时间。n 总总线线周周期期实实际际上上也也是是总总线线每每次次占占用用的最少时间。的最少时间。n 一一般般处处理理一一条条指指令令的的最最短短时时间间需需要要至少两个总线周期。至少两个总线周期。n 在在8086CPU8086CPU中的每个总线周期常包含中的每个总线周期常包含4 4个个T T状态，每个状态，每个T T状态为处理器的动作的状态
23、为处理器的动作的最小单位，如图最小单位，如图5656所示。所示。5.2.2 5.2.2 典型指令的工作过程典型指令的工作过程n1.1.加法指令加法指令ADDADD的执行过程的执行过程n 加法前加法前CPUCPU内部状态可如下图内部状态可如下图5757所所示。示。n(1)(1)取指令阶段取指令阶段n CPUCPU在加法指令的取指令阶段主要工在加法指令的取指令阶段主要工作如下：作如下：n*程序计数器程序计数器PCPC的内容的内容m m被装入被装入地址寄存器地址寄存器ARAR中；中；n*程程序序计计数数器器的的内内容容加加1 1，变变成成m+1m+1，为取下一条指令做好准备；为取下一条指令做好准备；
24、n*地址寄存器的内容被放到地址总线地址寄存器的内容被放到地址总线上：上：n*所所选选主主存存m m单单元元的的内内容容经经数数据据总总线线，传送到数据缓冲寄存器传送到数据缓冲寄存器DRDR中；中；n*缓缓冲冲寄寄存存器器的的内内容容送送到到指指令令寄寄存存器器IRIR中；中；n*当当前前指指令令寄寄存存器器中中的的操操作作数数被被译译码码或测试；或测试；n*CPUCPU识别出这条指令是一条要直接访识别出这条指令是一条要直接访问主存储器的问主存储器的ADDADD指令。指令。n(2)(2)送操作数地址送操作数地址 送操作数地址为第二个总线周期的送操作数地址为第二个总线周期的CPUCPU的工作内容。
25、的工作内容。n 此阶段的此阶段的CPUCPU的动作只有一个，就是的动作只有一个，就是把指令寄存器中的加数在主存中的存放把指令寄存器中的加数在主存中的存放地址（地址（200200）送至地址寄存器，为从主存）送至地址寄存器，为从主存中取加数作好准备。中取加数作好准备。n(3)(3)取操作数取操作数 第三个总线周期主要动作是从主存第三个总线周期主要动作是从主存中取操作数。在此阶段，中取操作数。在此阶段，CPUCPU进行如下动进行如下动作：作：n*把把地地址址寄寄存存器器中中操操作作数数的的地地址址m m发发送送到地址总线；到地址总线；n*从从主主存存单单元元中中读读出出操操作作数数X X，并并经经过
26、过数据总线传送到缓冲寄存器数据总线传送到缓冲寄存器DRDR。n(4)(4)两个操作数相加并将运算结果存入两个操作数相加并将运算结果存入ACACn 第四个总线周期主要完成加法运算第四个总线周期主要完成加法运算并存储运算的结果。在此阶段，并存储运算的结果。在此阶段，CPUCPU完成完成如下动作：如下动作：n*通通过过多多路路选选择择器器将将寄寄存存器器ACAC中中的的内容内容Y Y送到送到ALUALU的的A A端；端；n*通过多路选择器，将寄存器缓冲寄存通过多路选择器，将寄存器缓冲寄存器器DRDR中的内容中的内容X X送到送到ALUALU的的B B端；端；n*执行执行ALUALU加法操作；加法操作
27、；n*并并将将结结果果通通过过内内部部数数据据总总线线存存入入ACAC中中，同同时时将将从从ALUALU输输出出的的状状态态字字存存入入状状态态字字寄寄存器存器PSWPSW。n2 2无条件转移指令无条件转移指令JMPJMP的执行过程的执行过程n5.3 5.3 流水结构流水结构5.3.1 5.3.1 并行性概念并行性概念n1 1、所谓并行性有两个含义：一是同时性，、所谓并行性有两个含义：一是同时性，指两个以上的事件在同一时刻发生；二指两个以上的事件在同一时刻发生；二是并发性，指两个以上的事件在同一时是并发性，指两个以上的事件在同一时间间隔内发生。间间隔内发生。n2 2、并并行行性性具具有有不不同
28、同的的等等级级。从从执执行行的的角角度看，并行的等级可从低到高划分为：度看，并行的等级可从低到高划分为：n*指指令令内内部部的的并并行行，即即指指令令内内部部的的微微操作之间的并行；操作之间的并行；n*指指令令间间的的并并行行，即即同同时时或或在在一一段段时时间内执行两条或多条以上的指令；间内执行两条或多条以上的指令；n*任任务务级级或或过过程程级级的的并并行行，指指并并行行执执行两个或两个以上的过程或任务；行两个或两个以上的过程或任务；n*作业级的或程序级的并行，指并行执作业级的或程序级的并行，指并行执行多个作业或程序。行多个作业或程序。n3 3、从从处处理理数数据据的的角角度度来来看看，并
29、并行行性性的的等等级又可分为：级又可分为：n*字字串串位位串串，这这种种方方式式数数据据的的处处理理是是同同时时只只对对一一字字中中的的一一位位处处理理，不不存存在在并并行性；行性；n*字串位并，同时或同一时间段对一字串位并，同时或同一时间段对一个字的几位或所有位进行处理，存在并个字的几位或所有位进行处理，存在并行性；行性；n*字字并并位位串串，同同时时或或同同一一时时间间段段内内对对多个字的同一位进行处理，存在并行性；多个字的同一位进行处理，存在并行性；n*字字并并位位并并；同同时时或或同同一一时时间间段段内内对对多多个个字字和和每每个个字字的的多多位位或或全全部部位位进进行行处处理，这是最
30、高一级的并行处理。理，这是最高一级的并行处理。n4 4、并行性技术实施方案：那就是时间重、并行性技术实施方案：那就是时间重叠、资源重复和资源共享和并行处理技叠、资源重复和资源共享和并行处理技术。术。n*时间重叠时间重叠n*资源重叠资源重叠n*资源共享资源共享n 现现代代的的计计算算机机系系统统实实际际上上已已采采用用了了多种并行措施来提高系统的性能。多种并行措施来提高系统的性能。5.3.2 5.3.2 指令流水的原理指令流水的原理n1 1、早期的计算机是、早期的计算机是种顺序执行的机器，种顺序执行的机器，表现在执行指令时，采用的是执行完一表现在执行指令时，采用的是执行完一条指令后才能再执行下一
31、条指令的串行条指令后才能再执行下一条指令的串行工作方式。工作方式。n早早期期的的CPUCPU处处理理一一条条指指令令而而进进行行的的取取指指令令，分分析析指指令令和和执执行行指指令令三三个个步步骤骤也也是是按按顺顺序进行的。序进行的。n 指指令令执执行行中中的的每每一一个个步步骤骤的的工工作作由由对应的操作部件完成，对应的操作部件完成，n 串串联联工工作作方方式式中中命命令令处处理理的的三三个个部部件在任一时刻或时间断内。件在任一时刻或时间断内。n 只有一个部件工作，其余都处于闲只有一个部件工作，其余都处于闲置状态，见图置状态，见图5-85-8。这种工作方式效率是。这种工作方式效率是比较低的。
32、比较低的。n2 2、流水技术：处理器处理一条指令需要、流水技术：处理器处理一条指令需要经取指令、分析指令和执行指令三步完经取指令、分析指令和执行指令三步完成。假设每步操作时间等，则一条命令成。假设每步操作时间等，则一条命令需要三个节拍完成。需要三个节拍完成。n 如果每个部件连续工作，则在一个如果每个部件连续工作，则在一个指令的执行周期内可完成三条指令的处指令的执行周期内可完成三条指令的处理，见图理，见图5-95-9所示。所示。n 各部件都能连续工作，相对传统的各部件都能连续工作，相对传统的串联式指令处理方式而言，采用指令流串联式指令处理方式而言，采用指令流水技术可使速度提高水技术可使速度提高3
33、 3倍。倍。n3 3、效率不理想的因素：、效率不理想的因素：n*指令处理各部件工作时间不相等指令处理各部件工作时间不相等n*条件转移指令的影响条件转移指令的影响5.3.3 5.3.3 影响流水线性能的因素影响流水线性能的因素n1.1.资源相关资源相关n2.2.数据相关数据相关n3.3.控制相关控制相关5.3.4 5.3.4 流水线的分类流水线的分类n1.1.按使用级别分类：按使用级别分类：n流水线按其处理级别可分为：流水线按其处理级别可分为：n部件级：是将一些较为复杂的算术与逻部件级：是将一些较为复杂的算术与逻辑运算，组成流水线处理方式，如高速辑运算，组成流水线处理方式，如高速乘法、浮点运算。
34、乘法、浮点运算。n指令级：是将一条指令的执行过程分为指令级：是将一条指令的执行过程分为多个阶段，如前面提到的重叠与先行控多个阶段，如前面提到的重叠与先行控制方式的三级流水线和四级流水线。制方式的三级流水线和四级流水线。n处理机级：是指对于相同类型的数据流处理机级：是指对于相同类型的数据流进行处理，每一个处理机完成专门的任进行处理，每一个处理机完成专门的任务，各处理机的结果存放在处理机之间务，各处理机的结果存放在处理机之间的共享存贮器之中的这样一种多处理机的共享存贮器之中的这样一种多处理机结构。如图结构。如图5-115-11所示。所示。n2.2.按工作方式分类按工作方式分类n *静态流水线静态流
35、水线n *动态流水线动态流水线n3.3.从流水线的结构上分类从流水线的结构上分类n *线性流水线线性流水线n *非线性流水线非线性流水线n4.4.按功能分类按功能分类n单功能流水线单功能流水线n多多功功能能流流水水线线：如如图图512512所所示示处处理理器器中中可可实实现现多多种种运运算算功功能能的的功功能能段段，此此流流水水线中包括八个功能模块。线中包括八个功能模块。n 如果要完成浮点运算，可按图如果要完成浮点运算，可按图5-5-12(c)12(c)联接；如果完成乘法，则可按联接；如果完成乘法，则可按5-5-12(d)12(d)方式联接。方式联接。n5.4 5.4 流水线的加速技术流水线的
36、加速技术n 常用到流水线的加速技术是超流水常用到流水线的加速技术是超流水技术、超标量流水技术和超长指令字长技术、超标量流水技术和超长指令字长技术。技术。n 指令流水线比顺序执行单元有较高指令流水线比顺序执行单元有较高的吞吐率在于，多条指令可在流水线的的吞吐率在于，多条指令可在流水线的不同段中同时进行操作，即具有指令级不同段中同时进行操作，即具有指令级的并行性。的并行性。n 要进一步提高指令流水线的吞吐率，要进一步提高指令流水线的吞吐率，就在于如何进一步开发这种指令级的并就在于如何进一步开发这种指令级的并行度行度,希望希望一个周期能流出更多条指令。一个周期能流出更多条指令。5.4.1 5.4.1
37、 超流水线超流水线(Super pipe(Super pipe liniglinig)技术技术n 超超流流水水线线技技术术采采用用是是时时间间重重叠叠的的方方法来加速指令的处理速度。法来加速指令的处理速度。n 超流水线处理技术加速指令的处理超流水线处理技术加速指令的处理速度的方法是采用提高指令处理部件的速度的方法是采用提高指令处理部件的工作频率来提高指令的吞吐量的。工作频率来提高指令的吞吐量的。n 见图见图5-135-13所示所示,为时钟周期内对应为时钟周期内对应部件工作示意图。部件工作示意图。5.4.2 5.4.2 超标量（超标量（Super scalar)Super scalar)技术技术
38、n 超超流流水水线线技技术术采采用用是是时时间间重重叠叠的的方方法法来来加加速速指指令令的的处处理理速速度度，超超标标量量技技术术则使用的是空间重叠技术。则使用的是空间重叠技术。n 在超标量处理机中则有多条流水线，在超标量处理机中则有多条流水线，在同一个机器周期中可以向几条流水线在同一个机器周期中可以向几条流水线同时送出多条指令，能并行地存取多个同时送出多条指令，能并行地存取多个操作数，执行多个操作。如图操作数，执行多个操作。如图5-145-14所示。所示。5.4.3 5.4.3 超长指令技术超长指令技术n 超超长长指指令令字字（VLIWVLIW）计计算算机机是是由由编编译程序编译时找出指令间
39、潜在的并行性。译程序编译时找出指令间潜在的并行性。n 然然后后进进行行适适当当调调度度安安排排，把把多多个个能能并并行行执执行行的的操操作作组组合合在在一一起起，成成为为一一条条具有多个可操作段的超长指令。具有多个可操作段的超长指令。n 用用这这条条超超长长指指令令控控制制处处理理机机中中多多个个互相独立工作的功能部件。互相独立工作的功能部件。n 从从而而取取得得执执行行一一条条超超长长指指令令相相当当于于并并行行地地执执行行多多条条指指令令的的效效果果。如如图图5-155-15所示。所示。n5.5 5.5 处理器的指令执行方式处理器的指令执行方式n 现现在在处处理理器器通通常常按按指指令令的
40、的执执行行方方式式可分为三类：可分为三类：n*复复 杂杂 指指 令令 系系 统统 CISCCISC（如如 Intel Intel Pentium,XeonPentium,Xeon）n*精精 简简 指指 令令 系系 统统 RISC(RISC(如如 IBM IBM Power,Power,HP HP PA-RISC,PA-RISC,Compaq Compaq Alpha,Alpha,SUN Ultra-SPARC,SGI MIPS)SUN Ultra-SPARC,SGI MIPS)n*清晰并行指令系统清晰并行指令系统EPIC(EPIC(代表为代表为Intel Intel IA-64)IA-64)n
41、1.CISC1.CISC的特点：的特点：nCISCCISC指令系统的缺陷：指令系统的缺陷：n*首首先先是是指指令令太太多多，一一般般都都在在200200条条以以上上，这这会会导导致致控控制制器器非非常常复复杂杂，控控制制器复杂会使指令的处理速度变慢；器复杂会使指令的处理速度变慢；n*CISCCISC寻址方式多样；寻址方式多样；n*系系统统中中指指令令的的复复杂杂度度不不一一样样，指指令令字字长长长长短短不不一一，指指令令的的处处理理时时间间相相差差很很大，不利于提高系统运行的效率；大，不利于提高系统运行的效率；n 由于指令复杂，控制器只能采用微由于指令复杂，控制器只能采用微程序控制方式。程序控
42、制方式。nCISCCISC的优点：指令集比较丰富，对软件的优点：指令集比较丰富，对软件的编译器的要求不高，软件系统开发时的编译器的要求不高，软件系统开发时间较短。间较短。n 新的系统都是在原系统的基础的建立新的系统都是在原系统的基础的建立起来的，其指令系统有较好的向下兼容起来的，其指令系统有较好的向下兼容性。性。n 原有旧系统的软件可毫无问题的移原有旧系统的软件可毫无问题的移植到新系统中，可减少开发费用。植到新系统中，可减少开发费用。2.RISC2.RISC的特点：的特点：n 精精简简指指令令系系统统是是基基于于改改善善CISCCISC计计算算机机的的性性能能而而提提出出的的。相相对对CISC
43、CISC而而言言有有如如下特点：下特点：n(1)RISC(1)RISC系统设置的指令较少，一般都系统设置的指令较少，一般都少于少于100100种。其寻址种类和指令格式一般种。其寻址种类和指令格式一般限制在限制在2 23 3种，系统中的指令长度一般种，系统中的指令长度一般是固定的；是固定的；n(2)(2)指令数量少意味可采用比较简单的指令数量少意味可采用比较简单的控制器，控制器，RISCRISC中控制器多采用硬布线方中控制器多采用硬布线方式，式，90%90%的指令都用硬件直接完成，只有的指令都用硬件直接完成，只有10%10%的指令用软件以组合方式完成，因此的指令用软件以组合方式完成，因此RISC
44、RISC指令的处理速度较快；指令的处理速度较快；n(3)(3)控制器的简单化，使控制器的简单化，使CPUCPU中有更多的中有更多的空间设置寄存器，空间设置寄存器，CPUCPU中通用寄存器的数中通用寄存器的数目一般都比较多，少则几十个，多则设目一般都比较多，少则几十个，多则设置上千。寄存器的增多有利于减少置上千。寄存器的增多有利于减少CPUCPU读读主存的时间，加快主存的时间，加快CPUCPU的运行速度；的运行速度；n(4)(4)由于由于RISCRISC中指令的长度是固定的，中指令的长度是固定的，指令的处理大量采用流水技术，使得大指令的处理大量采用流水技术，使得大部分指令的处理时间只需一个时钟周
45、期；部分指令的处理时间只需一个时钟周期；n(5)(5)另外，另外，RISCRISC中使用的全是短指令，中使用的全是短指令，短指令相对于短指令相对于CISCCISC的长指令所需完成的的长指令所需完成的任务要少，可缩短系统的时钟间隔，提任务要少，可缩短系统的时钟间隔，提高高CPUCPU的工作频率。一般的工作频率。一般RISCRISC系统的运行系统的运行速度大约是速度大约是CISCCISC速度的速度的2 24 4倍。倍。n3.CISC3.CISC与与RISCRISC CISC CISC和和RISCRISC各有特点，因而两种系各有特点，因而两种系统各有市场。统各有市场。n CISCCISC主要占据着主
46、要占据着PCPC领域，而领域，而RISCRISC则则占有工作站、服务器和小型计算机的市占有工作站、服务器和小型计算机的市场。场。n 两种技术共存的同时又相互竞争，两种技术共存的同时又相互竞争，竞争的结果是技术的相互融合。现在已竞争的结果是技术的相互融合。现在已很难分出很难分出纯粹的纯粹的CISCCISC和和RISCRISC。n4.EPIC4.EPIC（Explicitly Explicitly Parallel Parallel Instruction ComputingInstruction Computing）系统）系统n5.EPIC5.EPIC的前景的前景 n使用使用EPICEPIC为安腾为安腾和安腾和安腾