《集成电路工艺原理试卷B.doc》由会员分享，可在线阅读，更多相关《集成电路工艺原理试卷B.doc（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效电子科技大学2012 - 2013学年第 二 学期期 末 考试 B 卷课程名称： 集成电路工艺 考试形式： 闭卷 考试日期：2013年05月13日 考试时长：120 分钟课程成绩构成：平时 30 %， 期中 %， 实验 %， 期末 70 %本试卷试题由 4 部分构成，共 6 页。题号一二三四合计得分得 分一、填空题（共12分，共6题，每题2分）1、集成度是指每个 上的 。2、摩尔定律：IC 的集成度将 翻一番。 年发明硅基集成电路。3、在硅的热氧化中，有 种氧化方式，氧化温度通常在 以上。4、不同晶向的硅片，它的化学、电学
2、和机械性质 ，这会影响 。5、RIE的意思是 ，BPSG的意思是 。6、LOCOS的意思是 ，LDD的意思是 。得 分二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。（8分）5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18m CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画
3、图示意轻掺杂漏、侧墙、源漏注入的形成。（8分）得 分三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。（注：电子电荷q = 1.610-19库仑）（7分）得 分四、画图题（共18分）在“早期基本的3.0m CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。请写出其中的双阱工艺和LOCOS隔离工艺的具体工艺流程，并画出双阱工艺和LOCOS隔离工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。（18分）第 6 页 共 6 页