《计算机组成原理期末试题及答案.doc》由会员分享，可在线阅读，更多相关《计算机组成原理期末试题及答案.doc（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、.word.第一章第一章 计算机系统概论计算机系统概论计算机的硬件是由有形的电子器件等构成的，它包括运算器运算器、存储器存储器、控制器控制器、适配器、输入输出设备适配器、输入输出设备。早起将运算器和控制器合在一起称为 CPU中央处理器。目前的 CPU 包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行存储程序并按地址顺序执行，这是冯诺依曼型计算机的工作原理，也是 CPU 自开工作的关键。计算机系统是一个有硬件、软件硬件、软件组成的多级层次构造，它通常由微程序级、一微程序级、一般程序级般程序级、操作系统级操作系统级、汇编语言级汇编语言级、高级语言级高级语言级组成，每一级上都能进展程序设计
2、，且得到下面各级的支持。习题：4 4诺依曼型计算机的主要设计思想是什么？它包括那些主要组成局部？主要设计思想是：存储程序通用电子计算机方案，主要组成局部有：运算器、逻辑控制装置、存储器、输入和输出设备5 5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字7 7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？每一个根本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章第二章 运算方法和运算器运算方法和运算器按
3、 IEEE754IEEE754 标准，一个浮点数由符号位符号位 S S、阶码阶码 E E、尾数尾数 M M 三个域组成。其中阶码阶码 E E的值等于指数的真值指数的真值 e e 加上一个固定偏移值固定偏移值。数的真值变成机器码时有四种表示方法：原码表示法原码表示法，反码表示法反码表示法，补码表示法补码表示法，移码表示法移码表示法。其中移码移码主要用于表示定点数的阶码表示定点数的阶码 E E，以利于比拟两个指数的大小和.word.对阶操作。直接使用西文标准键盘输入汉字，进展处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。1 第三章第三章 内部
4、存储器内部存储器对存储器的要求是容量大容量大、速度快速度快、本钱低本钱低。为了解决这三方面的矛盾，计算机采用多级存储体系构造多级存储体系构造，即 cachecache、主存和外存主存和外存。CPU 能直接访问内存cache、主存，但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期、存储容量、存取时间、存储周期、存储器带宽存储器带宽。双端口存储器双端口存储器和多模块穿插存储器多模块穿插存储器属于并行存储器构造。前者采用空间并行技术，后者采用时间并行技术。这两种类型的存储器在科研和工程中大量使用。cache 是一种高速缓冲存储器，是为了解决 CPU 和主存之间速度不匹配而采用的一项
5、重要的硬件技术，并且开展为多级 cache 体系，指令 cache 与数据 cache 分设体系。要求 cache 的命中率接近于 1。主存与 cache 的地址映射地址映射有全相联、直接、组相全相联、直接、组相联联三种方式。其中组相联方式是前二者折衷方案组相联方式是前二者折衷方案，适度地兼顾了二者的优点又尽量防止其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。习题：习题：1 1 设有一个具有 20 位地址和 32 位字长的存储器，问：1该存储器能存储多少个字节的信息？2如果存储器由 512K8 位 SRAM 芯片组成，需要多少片；3需要多少位地址做芯片选择？(1)字节M4
6、832*220(2)片84*28*51232*1024KK(3)1 位地址作芯片选择2 2 某 64 位机主存采用半导体存储器，其地址码为 26 位，假设使用 4M8 位 DRAM 芯片组成该机所允许的最大主存空间，并选用内存条构造形式，问：1 假设每个内存条 16M64 位，共需几个内存条？.word.2每个内存条共有多少 DRAM 芯片？3主存共需多少 DRAM 芯片？CPU 如何选择各内存条？(1).共需模块板数为 m：m=224=4(块)(2).每个模块板内有 DRAM 芯片数为 32(片)(3)主存共需 DRAM 芯片为：4*32=128(片)每个模块板有 32 片 DRAM 芯片，
7、容量为 16M64 位，需 24 根地址线(A23A0)完成模块板内存储单元寻址。一共有 4 块模块板，采用 2 根高位地址线，通过 2：4译码器译码产生片选信号对各模块板进展选择。3 3 用 16K8 位的 DRAM 芯片构成 64K32 位存储器，要求：（1）画出该存储器的组成逻辑图。（2）设存储器读/写周期为 0.5us，CPU 在 1us 内至少要访问一次。试问采用哪种刷新方式比拟合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？(1)根据题意，存储总容量为 64KB，故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片，共需 16 片。芯片
8、本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如下图，其中使用一片 2：4 译码器。(2)根据条件，CPU 在 1us 内至少访存一次，而整个存储器的平均读/写周期为 0.5us，2：4 译码器A14A15CS3CS2CS0CS1D0D7A13A0.word.如果采用集中刷新，有 64us 的死时间，肯定不行,如果采用分散刷新，那么每 1us只能访存一次，也不行,所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128 矩阵存储元构成，刷新时只对 128 行进展异步方式刷新，那么刷新间隔为 2ms/128=15.6us 可取刷
9、新信号周期 15us。刷新一遍时间15us1281.92ms6 6 用 32K8 位的 E2 PROM 芯片组成 128K32 位的只读存储器，试问：1数据存放器多少位？2地址存放器多少位？3共需多少个 E2 PROM 芯片？4画出磁存储器组成框图。答1系统 16 位数据，所以数据存放器 16 位2系统地址 128K217，所以地址存放器 17 位(3)共需要 8 片组成框图如下CPU地址存放器数据存放器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4译码器CS0CS3A16A15.word.一个组相联 cache 由 64 个行组
10、成，每组 4 行。主存储器包含 4K 个块，每块 128 个字。请表示内存地址的格式。64 行.4 行一组,共 644=16 组,主存储器有 4k 个快,每块 128 字,212第五章第五章 中央处理器中央处理器CPUCPU 是计算机的中央处理部件，具有指令控制指令控制、操作控制操作控制、时间控制时间控制、数据加工数据加工等根本功能。早期的 CPU 由运算器运算器和控制器控制器两大局部组成。随着高密度集成电路技术的开展，当今的 CPU 芯片变成运算器、运算器、cachecache 和控制器控制器三大局部，其中还包括浮点数运算器浮点数运算器、存储管理部件存储管理部件等。CPU 中至少要有如下六类
11、存放器：指令存放器指令存放器、地址存放器、数、地址存放器、数据缓冲存放器、通用存放器、状态条件存放器据缓冲存放器、通用存放器、状态条件存放器。微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性规整性、灵活灵活性性、可维护性可维护性等一系列优点，因而在计算机设计中得到了广泛的应用。但是随着 ULSI技术的开展和对机器速度的要求，硬连线逻辑设计思想又得到了重视。硬连线控制器的根本思想是：某一微操作信号是指令操作码译码输出某一微操作信号是指令操作码译码输出、时序信号和状态条件信号的时序信号和状态条件信号的.word.逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现。
12、逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现。不管微型机还是超级计算机，并行处理技术。并行处理技术可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：时间并行时间并行；空间并行空间并行；时间并时间并行行+空间并行。空间并行。流水 CPU 是以时间并行性时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关资源相关、数据相关数据相关和控制相关控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。习题：8 某机有 8 条微指令 I1I8，每条微指令所包含的微命令控制信
13、号如下表所示。a-j 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制字段仅限为 8 位，请安排微指令的控制字段指令。经分析，d,i,j和e,f,h可分别组成两个小组或两个字段，然后进展译码，可得六个微命令信号，剩下的 a,b,c,g 四个微命令信号可进展直接控制，其整个控制字段组成如下：a b c g 01d 01e 10 i 10 f 11 j 11 h*11 某机采用微程序控制方式，控存容量为 51248 位。微程序可在整个程序控存中实现转移，控制微程序转移的条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：1微指令的三个字段分别应为多少位？2画出对应这
14、种指令格式的微程序控制器逻辑图(1)假设判别测试字段中每一位作为一个判别标志，那么由于有 4 个转移条件，故该字段为 4 位。下地址字段为 9 位，因为控存容量为 512 单元。微命令字段那么是48-4-9=35 位。.word.(2)对应上述微指令格式的微程序控制器逻辑框图如下图。其中微地址存放器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两局部组成微指令存放器。地址转移逻辑的输入是指令存放器的 OP 码、各种状态条件以及判别测试字段所给的判别标志某一位为 1，其输出修改微地址存放器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。OP微地
15、址寄存器地址转移逻辑控制存储器地址译码P字段控制字段指令寄存器IR状态条件微命令信号12 今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时间依次为 100ns,100ns,80ns,50ns。请问：1流水线的操作周期应设计为多少？2假设相邻两条指令发生数据相关，硬件上不采取措施，那么第二条指令要推迟多少时间进展？3如果在硬件设计上加以改良，至少需要推迟多少时间？(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性nsi100max(2)遇到数据相关时，就停顿第 2 条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2 个时
16、钟周期。(3)如果在硬件设计上加以改良，如采用专用通路技术，就可使流水线不发生停顿。第六章第六章总线系统总线系统总线仲裁是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接收总线控制权。按照总线仲裁电路的位置不同:1 1.word.集中式仲裁集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原那么或公平原那么。2 2分布式仲裁分布式仲裁：分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。总线定时是总线系统的又一核心问题之一。为了同步主方、从
17、方的操作，必须制订定时协议，通常采用同步定时与异步定时两种方式。在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制根底上，不需要统一的公共时钟信号。在异步定时中，总线周期的长度是可变的。第七章：第七章：外围设备外围设备外围设备大体分为输入设备输入设备、输出设备输出设备、外存设备外存设备、数据通信设备数据通信设备、过程控制过程控制设备设备五大类。每一种设备，都是在它自己的设备控制器控制下进展工作，而设备控制器那么通过 I/O 接口模块和主机相连，并受主机控制。硬磁盘按盘片
18、构造分为可换盘片式可换盘片式、固定盘片式固定盘片式两种，磁头也分为可移动磁头可移动磁头和固定磁头固定磁头两种。温彻斯特磁盘是一种采用先进技术研制的可移动磁头可移动磁头、固定盘片固定盘片的磁盘机，组装成一个不可拆卸的机电一体化整体，防尘性能好，可靠性高，因而得到了广泛的应用，成为最有代表性的硬磁盘存储器。磁盘存储器的主要技术指标有：存存储密度、存储容量、平均存取时间、数据传输速率。储密度、存储容量、平均存取时间、数据传输速率。不同的 CRT 显示标准所支持的最大分辨率和颜色数目是不同的。VESA 标准，是一个可扩展的标准，它除兼容传统的 VGA 等显示方式外，还支持 12801024 像素光栅，
19、每像素点 24 位颜色深度，刷新频率可达 75MHz。显示适配器作为 CRT 与 CPU 的接口，由刷新存储器、显示控制器、刷新存储器、显示控制器、ROMROM BIOSBIOS 三局部组成。先进的显示控制器具有图形加速能力。习题习题：6 6 某双面磁盘，每面有 220 道，磁盘转速 r=4000 转/分，数据传输率为 185000B/s，.word.求磁盘总容量。7 7 某磁盘存储器转速为 3000 转/分，共有 4 个记录面，每道记录信息 12288B，最小磁道直径为 230mm，共有 275 道。问:(1)磁盘存储器的存储容量是多少？2最高位密度与最低位密度是多少？3磁盘数据传输率是多少
20、？4平均等待时间是多少？5给出一个磁盘地址格式方案。解：1 每道记录信息容量=12288字节每个记录面信息容量=27512288 字节共有 4 个记录面，所以磁盘存储器总容量为：4 27512288 字节=13516800 字节2最高位密度 D1 按最小磁道半径 R1 计算 R1=115mm：D1=12288 字节/2R1=17 字节/mm最低位密度 D2 按最大磁道半径 R2 计算：R2=R1+275 5=115+55=170mmD2=12288 字节/2R2=11.5 字节/mm3 磁盘传输率 C=r Nr=3000/60=50 周/秒N=12288 字节信道信息容量C=r N=50 12
21、288=614400 字节/秒4平均等待时间=1/2r=1/(250)=10 毫秒 5磁盘存贮器假定只有一台，所以可不考虑台号地址。有 4 个记录面，每个记录面有 275 个磁道。假定每个扇区记录 1024 个字节，那么需要 122881024字 节=12个 扇 区。由 此 可 得 如 下 地 址 格 式：台号柱面(磁道)号盘面(磁头)号扇区号16 15 14 6 5 4 3 0此地址格式表示有 4 台磁盘，每台有 4 个记录面，每个记录面最多可容纳 512 个磁道，每道有 16 个扇区。1010 一台活动头磁盘机的盘头组共有 20 个可用的盘面，每个盘面直径 18 英寸，可供记录局部宽 5
22、英寸，道密度为 100 道/英寸，位密度为 1000 位/英寸最内道，并假定各磁道记录的信息位数一样。试问：1盘片组成总容量是多少兆106位？2假设要求数据传输率为 1MB/s,磁盘.word.转速每分钟应是多少转？1)磁盘内径为：9 英寸-5 英寸=4 英寸内层磁道周长为英寸4.315*14.3*22R每道信息量=1000 位/英寸*31.4 英寸=3.14*104位磁盘有 100 道/英寸*5 英寸=500 道盘片组总容量：20*500*3.14*104=3.14*108位=314 兆位(2)每转即每道含有信息量3.14*104位，即3.925*103B分钟转转转/16020/267/10*925.3/13sBsMB1414 刷新存储器的重要性能指标是它的带宽。假设显示工作方式采用分辨率为 1024768，颜色深度为 24 位，帧频刷新速率为 72Hz，求：1刷新存储器的存储容量是多少？2刷新存储器的带宽是多少？解：1因为刷新存储器所需存储容量=分辨率 每个像素点颜色深度=1024 768 3B 4MB2因为刷新所需带宽=分辨率 每个像素点颜色深度 刷新速度=1024 768 3B 72/S=165888KB/S 162MB/S