《计算机组成原理课后习题答案(第五版_白中英).pdf》由会员分享，可在线阅读，更多相关《计算机组成原理课后习题答案(第五版_白中英).pdf（39页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理第五版习题答案1 计算机组成原理第五版习题答案第一章 .1第二章 .3第三章 .14 第四章 .19 第五章 .21 第六章 .27 第七章 .31 第八章 .34 第九章 .36 计算机组成原理第五版习题答案1 第一章1 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。2 数字计算机可分为专
2、用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3 科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4 主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。5 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6 计
3、算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。7 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。8 半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称 CPU，它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。9 计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算
4、机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。10在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数
5、据库管理系统。11第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令；第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。计算机组成原理第五版习题答案2 12因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以
6、由硬件完成，也可以由软件来完成。实现这种转化的媒介是软件与硬件的逻辑等价性。13计算机应用和应用计算机在概念上是不等价的。计算机应用是计算机学科与其他学科相结合的交叉学科，是计算机学科的组成部分，分 为数值计算和非数值应用两大领域。应用计算机是借助计算机为实现特定的信息系统功能的手段。在计算机系统的层次结构 中，应用计算机是多级计算机系统层次结构的最终目标，是高级语言级之上的服务层次。计算机组成原理第五版习题答案3 第二章1（1）35（-100011）2 35原10100011 35补11011100 35反11011101（2）127原01111111127反01111111127补0111
7、1111（3）127（-1111111）2 127原11111111 127补10000001 127反10000000（4）1（-0000000 1）2 1原10000001 1补11111111 1反111111102x 补=a0.a1a2,a6解法一、（1）若 a0=0,则 x 0,也满足 x -0.5 此时 a1a6 可任意（2）若 a0=1,则 x -0.5,需 a1=1 即 a0=1,a1=1,a2a6 有一个不为0 解法二、-0.5=-0.1(2)=-0.100000=1,100000（1）若 x=0,则 a0=0,a1 a6 任意即可计算机组成原理第五版习题答案4 Es E1E
8、8Ms M21 M0 7 7 7 17 1 227 7 x 补=x=a0.a1a2,a6（2）若 x -0.5 只需-x 0 x 补=-x,0.5 补=01000000 即-x 补 AR M-DR DR-IR R2-AR R1-DR R3-AR M-DR 第五章1.（1）IR、(2)AR、(3)DR、通用寄存器2.STO R1，(R2)PC0,G,ARiR/W=R DR0,G,ARiR20,G,ARi R10,G,DRiDR-M R/W=W 3.LAD(R3),R0PC-AR M-DR DR-IR R30,G,ARiDR-R0R/W=R DR0,G,R0i4.计算机组成原理第五版习题答案22
9、SETSETDQDQSETSETDQDQQQCLRCLRQQCLRCLRSETSETDQDQQQCLRCLRSETSETDQDQQQCLRCLRSETDQQCLRT1 T2 T3T4 T5C1 C2R C3 C4+5V 2 3 CLR CS5 脉冲时钟源5.节拍脉冲T1，T2，T3 的宽度实际上等于时钟脉冲的周期或是它的倍数。此处 T1=T2=200ns,1 T3=400ns，所以主脉冲源的频率应为f5MHz。T为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3 三个节拍脉冲的逻辑表达式如下：T1 C1
10、*C2T2 C2T3 T1T1 用与门实现，T2 和 T3 则用 C2 的Q 端和 C1 的 Q 端加非门实现，其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。T3 T2 T1R C1 C2 C3+5V 2 3 CLR CS4 脉冲时钟源计算机组成原理第五版习题答案23(1)IR6 IR51 2 3 4 5 6 C4 C1 C2 C3 T1 T2T36.(80*3 1)*32 964字节8 7.M=G S3=H+D+F S2=A+B+H+D+E+F+G S1=A+B+F+G C=H+D+Ey+Fy+G 8.经分析，（d,i,j）和（e,f,h）可分别组成两个小组或两个字段，然后进
11、行译码，可得六个微命令信号，剩下的 a,b,c,g 四个微命令信号可进行直接控制，其整个控制字段组成如下：*a b c g 01d01e 10 i 10 f11 j 11 h9.P1=1，按 IR6、IR5 转移P2=1，按进位C 转移微地址转移逻辑图：A8 A7 A6Q Q Q Q Q Q S C1 C2 C3D D D T2AR8 AR7 AR6T4P P(2)IR4计算机组成原理第五版习题答案24 M-MDR-IR,PC+1R1-MDRM-MDR-CR2-MDRM-MDR-DC+D-MDRMDR-M,R2-DD+1-R2PC-MAR1 10.(1)将 C，D 两个暂存器直接接到ALU 的
12、 A，B 两个输入端上。与此同时，除C，D 外，其余 7 个寄存器都双向接到单总线上。移位器IR R0 MDR ALU+1 PC RA B+1 MCR2DR3 MAR(2)取指测试取源操作数取目的操作数加存 回修改送回继指令地址11.(1)假设判别测试字段中每一位作为一个判别标志，那么由于有4 个转移条件，故该字段为 4 位。下地址字段为9 位，因为控存容量为512 单元。微命令字段则是（48-4-9）=35 位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是
13、指令寄存器的OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。计算机组成原理第五版习题答案25 指令寄存器IR OP 状态条件,地址译码控制存储器微地址寄存器地址转移逻辑微命令信号,P 字段控制字段12.(1)流水 线 的 操 作周 期 应 按 各步 操 作 的 最大 时 间 来 考虑，即 流 水线 时 钟 周 期性maxi 100ns(2)遇到数据相关时，就停顿第2 条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2 个时钟周期。(3)如果在硬件设计上加以改进，如
14、采用专用通路技术，就可使流水线不发生停顿。13.(1)空间 S WB MEM EX 1 2 3 4 5 15 16 17 18 19 20 1 2 3 4 5 20 1 2 3 4 5 20 ID 1 2 3 4 5,20 IF 1 2 3 4 5 20 1 2 3 4 5 20 0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t19 t20 时间 T(2)H n(K n 1)20(5 20 1)*100*1098.33*106 条/秒(3)S TsTpn K(K n 1)20*5 20 5 14.17 14.空间S WBEXIDIF I1 I2I1 I2I1 I2I1 I2非流水线
15、时时间 T 间1 2 3 4 5 6 7 8 图空间 S WB I1 I2流I3 I4 I5 水EX ID IF I1I1 I2I1 I2 I3 I2 I3 I4I3 I4 I5I4 I5 I5线时时间 T 间图1 2 3 4 5 6 7 8 如上两图所示，执行相同的指令，在8 个单位时间内，流水计算机完成5 条指令，而非计算机组成原理第五版习题答案26 执行段I1I2I2 I4I3I5I4I3I6I3I6写回段I1I2I 3I4I5I6流水计算机只完成2 条，显然，流水计算机比非流水计算机有更高的吞吐量。15.证：设 n 条指令，K 级流水，每次流水时间 则用流水实现Tp=K+(n-1)Hp
16、 nTp非流水实现Ts=Kn Hs nTsnHp TpTsKnKn KHs nTsTp K(n-1)K n 1K 11nn-时，n=1 时，Hp HsHp 1，则可见 n1 时 TsTp，故流水线有更高吞吐量Hs16.(1)写后读RAW(2)读后写WAR(3)写后写WAW 17.(1)译码段I1I2I2I3I4I5I6I6取/存 加法器乘法器(2)I1 F I2 F D E W D E E W I3 F I4 F D E E E W D E E W I5 F D E W I6 F D E E W 计算机组成原理第五版习题答案27 第六章1.单总线结构：它是一组总线连接整个计算机系统的各大功能部
17、件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许I/O 设备之间或I/O 设备与内存之间直接交换信息，只需 CPU 分配总线使用权，不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。系统总线CPU 内存设备接,口设备接口多总线结构：多总线系统结构是通过桥，CPU 总线，系统总线和高速总线彼此相连，各大部件的信息传送不是只通过系统总线；体现了高速，中速，低速设备连接到不同的总线上同时进行工作，以提高总线的效
18、率和吞吐量，而且处理器结构的变化不影响高速总线。2.(1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的I/O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O 设备和 CPU 如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作CPU 插件、存储器插件以及I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置
19、往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。(4)系统更新性能好。因为CPU、存储器、I/O 接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件计算机组成原理第五版习题答案28 中央仲裁器BS BR 设备接口0 设备接口1,设备接口n BG 中央仲裁器BGn BRn BG1BR1BG0BR0设备接口 0 设备接口 1 设备接口 n 和底板连线一般不需更改。3.“A”的 ASCII 码为 41H=01000001B，1 的个数为偶数，
20、故校验位为0；“8”的 ASCII 码为 38H=00111000B，1 的个数为奇数，故校验位为1。停起 数止始 据位位 位数 数数 数 数据 据据 据 据位 位 位 位 位数 数 校 停起 数 数据 据 验 止始 据 据位 位 位 位 位 位 位数数 数 数据据 据 据位位 位 位数 数 校 停据 据 验 止位 位 位 位0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 4.逻辑图如下：总线Rout 设备一设备二说明：两个设备共用总线，每个设备的总线接口部分如右图所示。通过锁存器保存接收数据，并通过三态门向总线发送数据。每个设备的Rin 控制端有效时，锁存器保存接收数据；每个
21、设备的Rout 信号有效时，锁存器保存的数据被送上总线。当Rout 信号无效时，设备与总线在电气上断开。5.Q CP DRin DA 6.,7.计算机组成原理第五版习题答案29 仲裁AB7总线ABiAB0竞争CN7W7 CNi设备竞争号Wi W0CN0设备竞争号接其它设备8.C 9.B、A、C 10.A 11.D 12.A 13.存储总线周期用于对内存读写，I/O 总线周期对接口中的端口进行读写。14.D、C、A、B 15.B、A、E、D、C 16.A、B、C、D 17.PCI 总线上有HOST 桥、PCI/LAGACY 总线桥、PCI/PCI 桥。桥在PCI 总线体系结构中起着重要作用，它连
22、接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按CPU 的需要出现在总线上。由上可见，以桥连接实现的PCI 总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。18.分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲
23、裁号保留在仲裁总线上，分布式仲裁是以优先级仲裁策略为基础。计算机组成原理第五版习题答案30 仲裁AB7总线ABiAB0竞争CN7W7 CNi设备竞争号Wi W0CN0设备竞争号接其它设备19.总线的一次信息传送过程，大致可分为：请求总线，总线仲裁，寻址，信息传送，状态返回。总线时钟启动信号读命令地址线地址数据线数据认可20.设总线带宽用Dr 表示，总线时钟周期用T=1/f 表示，一个总线周期传送的数据量用D 表示，根据定义可得：Dr T/D=D 1/8B 70=560MHz/s 21.PCI 总线：是一种不依附于某个具体处理器的局部总线，支持10 种外设，并能在高时钟频率下保持高性能。总线时钟
24、频率为33.3MHz/66MHz，最大数据传输速率133MB/s，采用时钟同步方式，与CPU 及时钟频率无关，总线宽度32 位（5V）/64 位（3.3V），能自动识别外设。总线具有与处理器和存储器子系统完全并行操作的能力，具有隐含的中央仲裁系统，采用多路复用方式（地址线和数据线）减少了引脚数，支持64 位寻址，具有完全的多总线主控能力。InfiniBand 标准：针对处理器和智能I/O 设备之间数据流而提出的一种新体系结构，用于在服务器中取代PCI 总线，采用 InfiniBand 结构将允许服务器提供更高的带宽和可扩展能力，并增强了存储设备扩充的灵活性。InfiniBand 允许服务器，远
25、程存储器，其他网络设备接入到一个由开关和链路组成的中央开关网带，可连接多达64000 个服务器，存储系统和网络设备。计算机组成原理第五版习题答案31 第七章1D 2C、D、C、A 1024*1024*256 31MB8*84格式化容量=扇区容量*每道扇区数*磁道总数=512*9*100*2=921600B 5设读写一块信息所需总时间为tB，平均找道时间为ts，平均等待时间为tl，读写一块信息的传输时间为tm，则tB=ts+tl+tm假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率=rN 个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在tm(n/rN)秒的时
26、间中传输完毕。tl 是磁盘旋转半周的时间，tl=（1/2r）秒。由此可得：tB ts1 2rn 秒 rN185000B/s64000转/60s2775B/转2775B/道2*220*2775=1.16MB 7(1)275*12288*4=12.89MB(2)最高位密度D1 按最小磁道半径R1 计算（R1=115mm）：D1=12288 字节/2 R1=17 字节/mm 最低位密度D2 按最大磁道半径R2 计算：R2=R1+（275 5）=115+55=170mm D2=12288 字节/2 R2=11.5 字节/mm 3000(3)*12288 600KB/s60 1(4)*2 60 3000
27、*1000 10ms(5)16 15 14 6 5 4 3 0 台号柱面(磁道)号盘面(磁头)号扇区号此地址格式表示有4 台磁盘，每台有 4 个记录面，每个记录面最多可容纳512 个磁道，每道有 16 个扇区。8存取时间平均查找时间平均等待时间60 1*2 60 2400*1000 72.5ms计算机组成原理第五版习题答案32 Dr 96*2400 480KB/s60 9(1)D C 128000字节/秒64000字节/mv 2m/s(2)传送一个数据块所需时间为t 1024字节128000字节/秒1 秒125 一个数据块占用长度为l v*t 2m/s*1 125 s 0.016m每块间隙L=
28、0.014m，数据块总数为600 4 19867块l L故磁带存储器有效存储容量为19867 块*1K 字节=19867K 字节10(1)磁盘内径为：9 英寸-5 英寸=4 英寸内层磁道周长为2 R 2*3.14*531.4英寸每道信息量=1000 位/英寸*31.4 英寸=3.14*104 位磁盘有 100 道/英寸*5 英寸=500 道盘片组总容量：20*500*3.14*104=3.14*108 位=314 兆位(2)每转即每道含有信息量3.14*104 位，即 3.925*103B 1MB/s3.925*103 B/转267转/s 16020转/分钟11(1)(30*10-3+10*1
29、0-3+3000/500*10-3)*2+4*10-3*1000=96s(2)(30*10-3+5*10-3+3000/1000*10-3)*2+4*10-3*1000=80s 12(1)存储容量从大到小依次为：活动头磁盘存储器，MO 磁盘，CD-ROM 存储器，主存，高速缓存，寄存器组存储周期从大到小依次为：CD-ROM 存储器，MO 磁盘，活动头磁盘存储器，主存，高速缓存，寄存器组(2)可构成如下的多级存储体系：寄存器组1高速缓存2 主存活动头硬磁盘MO 磁盘和 CD-ROM 存储器3计算机组成原理第五版习题答案33(3)CPU 和高速缓存以及CPU 和主存之间有直接的数据通路，而CPU
30、与外存之间不存在直接的数据通路，CPU 访问硬盘和光盘时都需要先将信息调入主存。13刷新存储器是用来存储一图像信息以不断提供刷新图像的信号。其存储容量由图像分辨率和灰度级决定。1024*1024*24bit=3MB 14(1)1024*768*3=2.25MB(2)1024*768*3B*72/s=162MB/s 计算机组成原理第五版习题答案34 第八章1.A、B、C 2.B 3.A 4.C 5.组织外围设备和内存进行数据传输；控制外围设备；选择；数组多路；字节多路6.能响应，因为设备A 的优先级比设备B 高。若要设备B 总能立即得到服务，可将设备B 从第二级取出来，单独放在第三级上，使第三级
31、的优先级最高，即令IM3=0。7.依次处理设备A，设备 D，设备 G 的时间为：T1=t1+t2+t3+t4+tA T2=t1+t2+t3+t4+tD T3=t1+t2+t3+t4+tG总时间为T=T1+T2+T3=3*(t1+t2+t3+t4)+tA+tD+tG8.(1)中断处理程序中断处理级屏蔽位L0级L1级L2级L3级L4级L0中断处理程序0 0 0 0 0 L1中断处理程序1 0 0 0 0 L2中断处理程序1 1 0 0 0 L3中断处理程序1 1 1 0 0 L4中断处理程序1 1 1 1 0(2)主程序L1L2L3L4L59.要将通用寄存器内容保存到主存中去。只需保存中断处理程序
32、用到的那2 个寄存器内容。10.设计思想：二维中断判优结构如主教材图8.9（b）所示。其中，主优先级独立请求方式的判优电路在主教材图8.10 的基础上进行改进：将 PSW 中的 5 7 三位经译码器输出IR4IR7 共四个请求信号，参与排队器排队。11.(1)IM2IM1IM0=011(2)IM2IM1IM0=001 计算机组成原理第五版习题答案35(3)若要设备B 总能立即得到服务，可将设备B 从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令IM3=0。12.D 13.中断、蔽中断、中断、异常、异常、执行软件中断指令14.B、A、C、D、E 15.B、A、16.(1)通道方式：可
33、以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU 的工作效率。(2)DMA 方式：数据传送速度很高，传送速率仅受到内存访问时间的限制。需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。(3)中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU 的时间开销，但硬件结构稍复杂一些。17.光盘软盘打印机DMA 控制器20us 90us 180us 18.主端口是1394 树形配置结构的根节点。一个主端口最多可连接63 台设备每个设备称为一个节点，它们构成亲子关系。其中右侧按菊花链式配置，左侧按亲子关系连接。CPU系统总线主端口图像，立体硬盘声接口CD-
34、ROM 数字相机扫描仪打印机计算机组成原理第五版习题答案36 第九章1.略2.【解】设三个子过程为取指令（IF）、指令译码（ID）、指令执行（EX），则指令顺序执行和流水执行方式时空图如图9.1（a）和（b）所示。S I1 I2EX I1 I2ID I1 I2IF I1 I2t0 1T 2T 3T 4T 5T 6T（a）顺序执行时空图I1 I2 I3 I4EX I1 I2I3 I4ID I1 I2I3 I4 I5IF I1 I2 I3 I4 I5t0 1T 2T 3T 4T 5T 6T（b）流水执行时空图图 9.1 指令执行方式时空图 顺序执行方式：n=1000 条，T=100ns 总时间：t
35、1=3n t 3 1000 100 300000ns流水执行方式：t2(n 2)T 1002 100 100200ns 加速比：Se t1 /t2 300000/10020 2.999倍计算机组成原理第五版习题答案37 e 3.【解】设 k=4 个，流水段为取指（s1）、译码（s2）、执行（s3）、存结果（s4）。s 空间I1 I2 I3 I4 I5 I6 I7 I8s4 s3 s2 s1 I10 I1 I2 I3 I4 I5 I6 I7 I8 I1 I2 I3 I4 I5 I6 I7 I8I1 I2 I3 I4 I5 I6 I7 I8 I2 I3 I4 I5 I6 I7 I8n=8t t t
36、 t t时间k t(n-1)tTk图 9.2 n=8 条指令流水时空图 从图 9.2 看出，用 k=4 个时钟周期（t）完成第 1 条指令，其余n-1 个时钟周期完成 n-1 条指令。因此流水线完成n 条指令所需的总时间为Tk (k n 1)t根据定义，吞吐率P 为P n nk(k+n 1)t 顺序执行 n 条指令所用的总时间T0 为T0 (k t)n根据定义，加速比的公式为S T0Tk nk t nk(k n-1)t k n 14.D 5.C 6C 7.【解】设总指令数为m，并行指令数为m（P），顺序指令数为m（S），则总执行时间T 为：计算机组成原理第五版习题答案38 T m(P)m(S)
37、mF m(1 F)nx x nx x有效 MIPS 表达式为：MIPS m Tm mF m(1 F)mmF nm nmFnxn(1 F)F8【解】在上式中代入已知条件：nx x nx64 32 832(1 F)F9【解】求得 F0.90=90%。设加速比为k，可加速部分比例为Fe，理论加速比为Se，根据 Amdahl 定律：k 1(1-Fe)Fe/Se为了简单化，假设程序只在两种模式下运作：（1）使用所有处理机的运行模式；（2）只用一个处理机的串行模式。假设并行模式下的理论加速比Se 即为多处理机的台数，加速部分的比例Fe 即并行部分所占的比例，代入上式有：80 1(1-Fe)Fe/100 求得并行比例Fe=0.9975=99.75%，串行比例1-Fe=0.25%