《计算机组成原理第二章优秀PPT.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第二章优秀PPT.ppt（24页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理第二章现在学习的是第1页，共24页一位全加器：一位全加器：现在学习的是第2页，共24页一位全加器真值表：一位全加器真值表：现在学习的是第3页，共24页一位全加器的逻辑图：一位全加器的逻辑图：1=1&=1现在学习的是第4页，共24页2.5.1 2.5.1 多功能算术逻辑运算单元多功能算术逻辑运算单元(ALU)(ALU)1 1并行加法器及其进位链并行加法器及其进位链n并并行行加加法法器器使使用用的的全全加加器器的的位位数数与与操操作作数数的的位位数数相相同同，它它能能够够同同时时对对操操作作数数的的各位进行相加，所以称为并行加法器。各位进行相加，所以称为并行加法器。n将将进进位位信信
2、号号的的产产生生与与传传递递的的逻逻辑辑结结构构称称为进位链。为进位链。现在学习的是第5页，共24页补码加减法的实现逻辑框图补码加减法的实现逻辑框图现在学习的是第6页，共24页（1 1）串行进位的并行加法器）串行进位的并行加法器n当当操操作作数数为为n n1 1位位长长时时，需需要要用用n nl l位位全加器构成加法器。全加器构成加法器。n延延迟迟时时间间：包包括括进进位位信信号号的的产产生生和和传传递递所所占占用用的的时时间间及及加加法法器器本本身身求求和和的的延延迟迟时间。时间。n特点：线路简单，速度慢。特点：线路简单，速度慢。现在学习的是第7页，共24页串行进位的并行加法器：串行进位的并
3、行加法器：现在学习的是第8页，共24页（2 2）并行进位的并行加法器）并行进位的并行加法器n要要提提高高加加法法器器的的运运算算速速度度，就就必必须须解解决决进进位位信号的产生和传递问题。信号的产生和传递问题。n设设 =称称为为进进位位传传递递函函数数或或进进位位传传递递条条件。件。n设设 =称为进位产生函数或本地进位。称为进位产生函数或本地进位。由于在一位全加器中，进位信号可表示为：由于在一位全加器中，进位信号可表示为：现在学习的是第9页，共24页将串行进位链的表达式改写成如下形式：将串行进位链的表达式改写成如下形式：各进位信号的产生不再与低各进位信号的产生不再与低位的进位信号有关，而只与位
4、的进位信号有关，而只与两个参加运算的数和两个参加运算的数和C0C0有关有关.现在学习的是第10页，共24页1)1)组内并行、组间串行的进位链组内并行、组间串行的进位链n这这种种进进位位链链也也称称为为单单重重分分组组跳跳跃跃进进位位。以以1616位位加加法法器器为为例例，一一般般可可分分作作4 4个个小小组组，每每小小组组4 4位位，每每组组内内部部都都采采用用并并行行进进位位结结构，组间采用串行进位传递结构。构，组间采用串行进位传递结构。现在学习的是第11页，共24页n组内各位的进位表达式为组内各位的进位表达式为:现在学习的是第12页，共24页4 4位一组并行进位链逻辑图：位一组并行进位链逻
5、辑图：现在学习的是第13页，共24页4 4位一组并行进位链示意图：位一组并行进位链示意图：现在学习的是第14页，共24页1616位组内并行、组间串行进位链框图：位组内并行、组间串行进位链框图：现在学习的是第15页，共24页进位链延迟时间：进位链延迟时间：n由由于于每每一一组组并并行行进进位位网网络络都都是是二二级级门门，设设每每级级门门延延迟迟为为tdtd，则则1616位位组组内内并并行行组组间串行进位链的延迟时间是间串行进位链的延迟时间是8td8td。现在学习的是第16页，共24页 2)2)组内并行、组间并行的进位链组内并行、组间并行的进位链n这这种种进进位位链链又又称称为为多多重重分分组组
6、跳跳跃跃进进位位链链。组组间间也也采采用用并并行行进进位位链链结结构构，这这样样将将会会进一步提高运算速度。进一步提高运算速度。以以1616位位组组内内并并行行组组间间并并行行进进位位链链为为例例，采采用用了了二二重重进进位位链链，且且第第二二重重进进位位链链也也是并行结构，见下图所示。是并行结构，见下图所示。现在学习的是第17页，共24页1616位组内并行组间并行进位链框图：位组内并行组间并行进位链框图：现在学习的是第18页，共24页n将将每每个个小小组组最最高高位位的的进进位位信信号号分分成成进进位位传送函数和进位生成函数两个部分：传送函数和进位生成函数两个部分：进位传送函数进位传送函数进
7、位生成函数进位生成函数现在学习的是第19页，共24页各组间进位的表达式：各组间进位的表达式：现在学习的是第20页，共24页各各小小组组的的进进位位生生成成函函数数和和进进位位传传递递函函数数的的逻辑表达式：逻辑表达式：各组的进各组的进位生成函位生成函数数各组的进各组的进位传递函位传递函数数现在学习的是第21页，共24页组内、组间并行进位第一组内进位链逻辑图组内、组间并行进位第一组内进位链逻辑图现在学习的是第22页，共24页现在学习的是第23页，共24页延迟时间：延迟时间：n由由于于每每一一组组并并行行进进位位网网络络都都是是二二级级门门，设设每每级级门门延延迟迟为为tdtd产产生生所所有有进进位位的的延延迟迟时间为时间为6td6td。现在学习的是第24页，共24页