《基于DSP+FPGA技术的视频图像采集系统的设计.pdf》由会员分享，可在线阅读，更多相关《基于DSP+FPGA技术的视频图像采集系统的设计.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、基于D S P+F P G A 技术的视频图像采集系统的设计涂军1 汪俊2 高俊31湖北工业大学计算机学院武汉4 3 0 0 6 82 武汉市成人教育培训中心武汉4 3 0 0 7 23 武汉理工大学信息工程学院武汉4 3 0 0 2 3摘要：为实现对视频数据快速准确的采集，提出了一种以D S P+F P G A 为基础的数字信号处理方法。由D S P 构成的数字信号处理系统以数字信号处理为基础，F P G A 作为主要的控制单元，具有与其他以现代数字技术为基础的设备接口方便、数字部件易于高度集成、系统精度高的优点，使其得到广泛的应用。文章在介绍了系统组成及基本原理的基础上，详细讨论了采集部分
2、的结构扣b P G A 的控制逻辑、D S P 中断取数功能的实现。这种设计具有功能集成、实现简单、修改方便等优点，能得到满意的图像结果关键词：图像数字信号处理数据采集F P G AD S P1引言随着科学技术的高速发展，图像数字化处理在军事、科研、工农业生产、医疗卫生等领域的应用越来越广泛。数字信号处理器是利用专门或通用的数字信号处理芯片，以数字计算的方法对信号进行处理，具有处理速度快、灵活、精确、抗干扰能力强、体积小及可靠性高等优点，满足了对信号快速、精确、实时处理及控制的要求。2系统结构及基本原理一个完整的图像处理系统不但要具备图像信号的采集功能，还要求能对图像进行实时显示，且要求完成图
3、像信号的分析及处理算法(如图像压缩等)。通常这些算法的运算量大，同时又要满足实时显示的要求，因此采用高速D S P 芯片作为数据核心处理单元。另外，要求系统满足通用性的同时，针对不同的应用和不断出现的新处理方法，还要使系统便于功能的改进和扩展。为此，我们以P C 机为主机，以r I I 公司的D S P 作为数字信号处理板的核心，用F P G A作为系统数据采集的控制部分，设计出视频图像高速采集系统。图1 是基于D S P 的视频数据采样系统原理图。本文将详细阐述采样部分的实现方法。3系统组成数据采集系统的原始输人信号不稳定，随环境条件变化而产生波动。为了使转换后所得8 3 6 的数字信号具有
4、重复性需要进行信号调理。信号调理模块由跟随器、衰减器和滤波器几部分电路构成。跟随器和衰减器使输入模拟信号处于剐D 转换器的线性工作区，滤波器减小噪声信号干扰，从而保证了A D 转换精度。衰减器和滤波器都为多级网络，由数字开关控制，可根据不同环境条件改变衰减和滤波范围，保证数据的有效性。3 2 D 转换电路的设计图I 视频数据采样系统原理图I l l 数据息谶在通常的数据采集系统中，测量过程是通过对A D 变换器的控制来实现的。但对于一个高速采集系统而言，这种方法有局限性。因为高速A D 建立稳定的工作状态需要相当长时间，频繁的改变A D 的工作状态会影响采样时的精度，严重时会造成信号的失真。在
5、设计方案中，同步命令并不直接作用于高速A D。自通电时起，A D 和时钟电路始终处于工作状态，对数据不停地进行转换。系统采用A D 9 2 4 4 芯片进行模数转换。A D 9 2 4 4 是A D 公司推出的一款1 4 位高精度高速模数转换器，提供有片内参考电压，并集成了高性能的抽样和保持放大器。正常工作情况下，其最高抽样速率可以达到6 5 M S P S。A D 9 2 4 4 内部使用多极差分电路结构，并带有自动纠错的逻辑电路，可以在6 5 M S P S 的输入数据速率下保证1 4 b i t 的精度，并且还具有7 5 0 M S P S 的模拟输入信号带宽。3 3D S P 核心处理
6、模块D S P 是整个图像处理系统的核心，对采集到的信号进行处理、压缩等过程都由D S P 编程实现。系统由D S P 通过芯片上的H P I 接口与主机进行通信，接受主机控制命令并向主机传输采样数据。D S P 可对采样所得数据进行实时处理。由于实时性的要求，我们选用，1 1 公司的D S P 处理器T M S 3 2 0 C 6 2 0 2 B。3 4F P G A 逻辑控制模块D S P 虽然在算法处理上功能很强大，但其控制功能是非常弱的，故采用F P G A 用于A D采样控制、信号预处理以及整个系统的逻辑控制，并且在高速数据采集方面，F P G A 有单片机和D S P 无法比拟的优
7、势。F P G A 时钟频率高，内部时延小；全部控制逻辑由硬件完成，速度快，效率高；组成形式灵活，可以集成外围控制、译码和接口电路。通过这种方式，实现了控制与运算的分离，充分利用了D S P 与F P G A 的优点，提高了系统的处理功能，充分的满足了系统实时性的要求。由于在硬件设计时对实际应用的要求并不能完全了解，设计方案有一定的局限性，因此8 3 7 需要使系统具有足够的冗余和灵活性。使用F P G A 可以达到这要求，通过将可能需要的各种控制和状态信号引入F P G A，利用F P G A 的大容量和现场可编程的特性就可根据不同的要求进行现场修改，增大系统设计的成功率和灵活性。4系统主要
8、模块的工作原理及其实现4。1F P G A 与D S P 数据交换部分数据交换部分用一个4 K 双口R A M 作为图像数据存储区，图像采集部分由D S P 负责启动控制及采集数据的读取。为实现图像的实时采集与处理，应当使对图像信号的采集与外部对图像的读取能够同时进行，因而将4 K 的双口R A M 划分成两块图像缓存区域，假设前2 K 为R A M _ I，后2 K 为R A M _ 2，每块大小为2 K，在系统工作的任一时刻，一块缓存用于图像的采集，采集部分向该存储区写图像数据；另一块用于外部对图像的读取，D S P 可以读取该存储区中的图像数据。双缓存结构的一个重要特点在于D S P 对
9、存储区的数据操作是随着双口R A M 存储地址来回切换的。当A D 转换数据写满R A M 1 时，F P G A 会向D S P 发出个中断信号，此时，D S P 读取R A M _ I 中的数据，同时，A D 转换数据写入R A M _ 2，当R A M _ 2 中的数据写满时，F P G A 会向D S P 发出一个中断信号，此时，D S P 读取R A M _ 2 中的数据，同时，A D 转换数据写入R A M _ I，如此交替，实现数据的写入与读取同时进行。由于D S P 读取双口R A M 中数据的速度远远大于A D 转换写人数据的速度，为允许采集与外部访问的同时进行，故采用两块存
10、储区操作的乒乓式切换，满足数据的实时交换的要求。系统的工作过程为：(1)D S P 通过E N A D 信号控制采集系统的运行，当E N A D=I 时，数据采集系统开始工作，则数据通过A D 不断地送入双口R A M，且双1：3R A M 每隔2 K 发出一个中断，通知D S P 读取前一段已完成转换的数据。(2)当E N A D-0 即系统停止工作时，采集时钟为低电平，存储器片选均为低电平(片选为高电平有效)，整个系统处于低能耗的待命状态。4 2F P G A 采集控制部分的逻辑结构假设一场黑白视频图像有3 1 2 5 行，场消隐期宽度为2 5 个行周期，为使图像的采集行范围不落入场消隐期
11、中，我们确定一场的采集从场同步滞后3 2 个H S 脉冲开始，采集2 5 6 行后停止，这样可保证不会采到消隐电平。图像每行时间为6 4 芦，其中行消隐期宽度为1 2 p，行消隐期中有4 7 脚的行同步头，行同步头在消隐期中的位置一般靠前。我们确定从采集行同步滞后7 雕后开始采集(滞后时间可视具体信号稍加调整)，采集时钟为5 z，采2 5 6 个点需要5 1 2 舻。可以用一个8 分频的计数器，将4 0 M 的输人时钟C L O C K 变换为5 M 的采集时钟A D _ C L K。F P G A 的控制逻辑过程为：当E N A D=0 时，采集系统停止工作，这时L I N E-0，盼汇A=
12、o，因而没有A D 转换信号，同时地址发生器不计数。当E N A D：I 时，系统处于采集状态，采集一场图像的过程为：首先E N A D 与H s 通过A D 启动控制部分合成后，使启动A D，只有H s 上升沿到来后，8 3 8 才让H S 通过，从而保证采集的图像为完整的一帧图像。同时H S 上升沿到来后，对所有计数器及触发器清零。H S 上升沿后；场消隐延时用来对C S O 计数，以保证计数3 2 周期后，此时场消隐期已过，可以采集图像了。行同步计数器对C S O 进行计数。在计数的每一行中，当C S O上升沿到来时，行消隐延时对A D _ C L K 计数，计数在到3 2 时，此时行消
13、隐已过，点同步计数器开始对A D _ C L K 计数。当行同步计数达到2 5 6 后停止计数，此时一帧图像采集完毕。等待下一个H S 到来。图2 为F P G A 采集控制部分逻辑原理框图。行消臆延时f 6 3 1 I s)E N A D-D S P 发出的A I D 控制信号lE N C AH S-：暖同步信号I广c s o 一组合同步信号1A D _ C L K 外每时钟信号一A DD 限一向D S P 发出取敦中断脉冲E N C A 控喇A D 转换信号D A D L 旺O H 图2F P G A 采集控制部分逻辑原理框图4 3D S P 中断控制取数部分数字信号处理是D S P 应用
14、的主要方面。D S P 所提供的数学运算能力和运算速度远远高于单片机，具有更为丰富的指令和更大的内存空间，可以实现较为复杂的处理算法。视频信号经过A D 转换后，形成量化后的数字图像信号，其数据由8 位并行接口输出双口R A M，然后由D S P 的中断取数功能在R A M 中取数，处理后供主控计算机使用。其工作过程如下：F P G A 发出的A DI N T 与D S p 的外部D m 相连，用于实现D S P 的中断取数，由于F P G A每隔2 K 发出个中断，因双口R A M 的大小为4 K，因而必须采用中断实现取数。具体实现为在D S P 内设置中断，当外部中断信号来到时，则响应中断
15、服务程序，执行中断响应。如此反复，直到完成一帧图像采集。D S P 中断主程序及中断服务程序可用c 语言编写。具体程序此处不再赘述，编程过程中主要应注意以下两点：(1)在中断矢量表中要在中断7 处进行设置，以便有外部中断时执行相应的中断服务程序。(2)设置一个变量H a g 用于识别读取的数据是4 K 双口R A M 的前或后2 K 的标记。变量C o u n t 用于一帧中断次数的记数(2 K*3 2=6 4 K)，双口R A M 在D S P 和存储器中对应的存储器位置为0 X 1 4 0 0 0 0 0，因而在取数时，对0 X 1 4 0 0 0 0 0 进行操作。4 4 系统调试与仿真
16、M A X+p l u sI I 是一个全面的E D A 工具，不仅可以对F P G A 芯片进行编译、综合，还能对8 3 9#捌一启舢iE 其进行波形仿真，方便系统的设计与调试。各个控制模块和连接后组成的数据采集控制系统都需进行波形仿真，以确定是否能完成设计的功能。数据采集控制系统经过多次仿真和调试，最终使仿真波形与设计的工作波形达到一致，即系统能够完成设计预定的功能。5 结束语本文以D S P 芯片T M S 3 2 0 C 6 2 0 2 B 和高速A D 转换芯片A D 9 2 4 4 完成了视频图像采集系统的设计与实现。实验证明，由于逻辑控制部分主要采用F P G A 技术，对D S
17、 P 芯片的资源作了较大的保留，保证了D S P 芯片能及时地对采集到的数据进行压缩、编码等其他方面的运算，从而保证了整个视频处理系统稳定性、可靠性和实时性。参考文献1 王念旭等D S P 基础与应用系统设计北京航天航空大学出版社，2 0 0 12 沈兰荪高速数据采集系统的原理与应用人民邮电出版社，1 9 9 53 朱明程F P G A 原理及应用北京：电子工业出版社，1 9 9 44 张雄伟D S P 芯片的原理与开发应用电子工业出版社，1 9 9 75 张雄伟，曹铁勇D S P 芯片的原理与开发应用(第2 版)【M】北京：电子工业出版社，2 0 0 06 史晓峰，李峥，蔡志权基于D S P
18、 的高速数据采集与处理系统【J】国外电子元器件，2 0 0 0 0 97 刘宝琴等A L T E R A 可编程期间及其应用D 咽北京：清华大学出版社，1 9 9 58 任丽香等T M S 3 2 0 C 6 0 0 0 系列D S P s 的原理与应用【M】北京：北京理工大学出版社，2 0 0 0 2 6 0-3 5 79 曾繁泰V H D L 程序设计【M】北京：清华大学出版社2 0 0 01 0T M S 3 2 0 C 6 2 0 2D i g i t a lS i g n a lP r o c e s s o r T e x a sI n s t r u m e n t sI n c o r p o r a t e d，2 0 0 0基于DSP+FPGA技术的视频图像采集系统的设计基于DSP+FPGA技术的视频图像采集系统的设计作者：涂军，汪俊，高俊作者单位：涂军(湖北工业大学计算机学院,武汉,430068)，汪俊(武汉市成人教育培训中心,武汉,430072)，高俊(武汉理工大学信息工程学院,武汉,430023)本文链接：http:/