《系统芯片电源管理模块的设计.pdf》由会员分享，可在线阅读，更多相关《系统芯片电源管理模块的设计.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第 8 卷 第 3 期 电路与系统学报 Vol.8 No.3 2003 年 6 月 JOURNAL OF CIRCUITS AND SYSTEMS June，2003 文章编号：1007-0249(2003)03-0019-04 系统芯片电源管理模块的设计*何乐年，王云峰，严晓浪（浙江大学 超大规模集成电路设计研究所，浙江 杭州 310027）摘要：超深亚微米系统芯片具有规模大，复杂度高，系统时钟频率快的特点。传统的由外部电源直接给芯片供电的方式，由于稳定性等问题往往不能保证芯片正常工作。本文提出了在系统芯片（SOC）中加入电源管理模块，用动态方法对外部电源进行管理的设计思想，达到稳定供电，低
2、电压检测，以及保护随机存储器（RAM）内容等目的。本文给出了电源管理模块的设计方法。电路仿真结果表明当外部电源电压从 3.6V 降到 2.7V 时，电源管理模块的输出电压变化为 0.2592V。关键词：电源管理模块；低电压检测；电压转换；随机存储器保护电路 中图分类号：TN-702 文献标识码：A 1 引言 随着集成电路设计技术和超深亚微米技术的高速发展，集成电路设计已经步入系统芯片（SOC：System-On-Chip）时代。SOC 可以在单一硅芯片上集成嵌人式微处理器、存储器、接口电路、时钟电路等数字电路与模拟电路的功能模块，可实现一个完整的电子系统功能。它具有集成度高，时钟频率快的特点。
3、因此，SOC 的出现对提供能源的电源提出了更高的要求。例如，电源电压的变化可导致数字电路不满足时序要求，从而使系统不能正常工作；此外，电压过低时，会导致随机存贮器（RAM）里内容遭到破坏，引起芯片的不正常工作。电源管理电路就是为解决上述问题而引入的。特别是在应用越来越广泛的由电池作为电源的移动嵌入式应用系统中，电源管理尤为重要。一些系统设计者采取的电源管理设计方法是采用外加电压转换电路芯片，以及低电压检测电路芯片1-2。这一策略存在缺陷，第一，使板级系统的面积增大；第二，没有实现对RAM 的保护；第三，系统芯片中的微处理器缺乏对电压转换电路的控制。为此，本文提出在 SOC 中加入电源管理模块，
4、用动态方法对外部电源进行管理的方法，以解决上述缺陷，并实现稳定的供电、电源启动、保护 RAM 内容和低电压检测等功能。2 电源管理模块电路结构与设计方法 本论文中的电源管理模块采用混合信号设计技术，用数字电路来对电源进行动态管理，模拟电路实现对电源电压的检测和转换。电源管理模块结构和其信号名的定义分别如图 1 和表 1 所示。电源管理模块由低电压检测电路与电源启动电路、电压转换电路、驱动电路、控制逻辑电路、RAM 保护电路等五部分构成。*收稿日期：2003-01-06 修订日期：2003-03-31 图 1 电源管理模块的结构图 电路与系统学报 第 8 卷 20 电源启动电路负责电源的启动和重
5、启，产生电源启动信号；低电压检测电路是对内部电源（Vregd）进行监测，产生低电压事件信号；电压转换电路在逻辑控制电路的控制下，对外部电源进行转换，提供电压（Vnominal）给驱动电路；三个驱动电路分别向系统芯片中的快闪存储器（Flash）、锁相环（PLL）和微控制器（MCU）提供电源电压；逻辑控制电路是电源管理模块的大脑，和 MCU、电源启动电路、低电压检测电路相互关联，对电压转换电路进行控制，达到确定电源管理模块工作状态的目的，实现对电源的动态管理。随机存贮器保护电路是根据外部实际电压的情况，在电压 Vregd和 Vstby之间进行选择，为 RAM 提供一个不间断电源，保护其内容不被破坏
6、。本文以下部分将讨论各个电路模块的工作原理。2.1 电源启动电路与低电压检测电路 电源启动电路的结构如图 2 所示，当外部电压 Vddpll从零升高到某一个低电压时，图 2 中电流参考信号（Iref）和电压参考信号（Vstopbias）就有了初值，此时信号 Por_set 被置于高电平，激励电源启动信号锁存电路对信号 Por_set 进行锁存3，并产生电源启动信号（Por：Power On Reset）,启动系统。外部电压继续升高，到某一值以后，Por_set 就被置于低电平，但是由于电源启动信号锁存电路锁存了最初的高电平，所以电源启动信号维持有效。当系统完成启动以后，图 1 中的逻辑控制电路
7、产生电源启动释放信号（Por_release）,从而释放掉 Por,结束系统启动过程。因为要求参考信号在一个很低的电压下就能工作，因此，参考信号可由级联镜（Cascading Mirror）电路4来提供。低电压检测电路如图 3 所示。它是由一个电压参考电路,一个比较器，一个分压电路构成。内部电压 Vregd是给 SOC 中的 MCU和 RAM 供电的电压，当其数值降低到一定值时，造成 Vx小于 Vref，就产生低电压事件信号（LVD Event:Low Voltage Detect Event）给系统，实现系统的低电压重启或是中断。2.2 驱动电路 驱动电路对图 1 中电压转换电路提供的电压
8、Vnominal进行调整，加大驱动能力，来实现驱动的目的。虽然图 1 所示的三个驱动电路的目的不一样，但它们的结构完全相同。图 4 是用 Cadence 公司 Spectre软件仿真所得到的驱动电路的 I-V 特性曲线以及驱动电路结构图。如图 4 所示，驱动电路是由一个采用源极跟随接法的 NMOS 和一个旁路电容构成。设计时要注意 NMOS 的尺寸,使之一直工作在弱反型区5。这种电路结构的最大好处就是不需要很大的输入电流，就可以获得很大的输出电流。例如，要获得一个 50mA的输出电流，要是用一个增益 100 的双极型晶体管，则需要500A的输入电流；而用一个工作在弱反型区的NMOS管，则不需要
9、这么大的输入电流。图 4 中的 A-B 曲线接近直线，是 NMOS 管的弱反型区。2.3 随机存贮器（RAM）保护电路 在 SOC 工作时，为了避免由于电压低而引起 RAM 里的内容遭到破坏，需加保护电路。RAM 保护电路如图 5表 1 电源管理模块结构图（图 1）中的各信号定义 信号名意义 Vdd 为 M C U 等数字逻辑电路供电的外部电压 Vddpll 为 P L L 等模拟电路供电的外部电压 Vddf 为 F l a s h 供电的外部电压 Vstby 为 R A M 供电的外部电压 Vregd 转换后为 M C U 等数字电路供电的内部电压 Vregpll 转换后为 P L L 等模
10、拟电路供电的内部电压 Vreg 转换后为 F l a s h 供电的内部电压 Vregr 转换后为 R A M 供电的内部电压 Stby_b 为 R A M 供电时的标志信号 图 3 低电压检测电路 图 2 电源启动电路示意图 图 4 驱动电路输出的 I-V 特性曲线及驱动电路结构 第 3 期 何乐年等：系统芯片的电源管理模块的设计 21 所示，由比较器、控制电路、开关电路等组成。当外加电压 Vstby正常时，Vstby通过 NMOS 管和开关电路，由 Vregr端输出；当 Vstby电压低于 Vregd时，Vstbyref为低电平，Vregd通过开关电路由 Vregr端输出，达到保护 RAM
11、 的目的，并且产生一个高电平标志信号Stby_b，表示 RAM 由 Vregd供电。2.4 逻辑控制电路 图 6 是逻辑控制电路。它是电源管理模块的控制部分，由重写电路、状态控制电路、模拟控制电路、低电压逻辑电路、重启控制电路五部分组成。重启控制电路接收电源启动信号和由低电压逻辑控制电路产生的低电压重启信号，产生控制信号给重写电路。由重写电路完成系统启动时各个状态控制位的初值设定。如果是电源启动，重写完成后，重写电路接收到系统的电源启动完成信号，产生电源启动释放信号给电源启动电路，释放掉电源启动信号。低电压逻辑控制电路接收低电压事件信号，并根据 MCU提供的状态控制信号，决定系统是进行低电压重
12、启，还是进行低电压中断。状态控制电路产生控制信号给模拟控制电路和图 1 中的电压转换电路，进行状态控制。模拟控制电路接收控制信号，进行逻辑转换，产生电源管理模块中的模拟部分的使能信号。2.5 电压转换电路 图 7 是电压转换电路。它是在逻辑控制电路的控制下，动态地对外部电源电压进行转换，提供稳定的电压 Vnominal给驱动电路。它主要有三个为泵电路提供输入的振荡器，三个泵电路和三个反馈控制电路，分别负责产生 Vnominal给图 1 中的三个驱动电路。如图 7 所示电压转换电路是一个负反馈系统。振荡器根据外部电压信号和由电源管理模块产生的参考电压产生方波，提供给泵电路。此处的振荡器为压控振荡
13、器，不同的电压产生不同的频率的方波，低压高频。泵电路从振荡器接受方波，输出比较稳定的电压 Vnominal。要获得稳定的 Vnominal，就要求振荡器电路与泵电路相互补充，以至最终输出稳定的电压。三个反馈控制电路，分别对三个驱动电路的输出电压进行监测，并将控制信号输送给振荡器，调整振荡器的工作状态，进而达到调整电压的目的。这部分电路和低电压检测电路一样，通过电阻对电压参考电路的输出的电压 Vref进行分压来设定各个控制参考电压值。此处，电压转换电路还包括辅助的控制模块，如电压参考电路的选择模块，为此，也要相应的增加一个电压参考电路。因为在 MCU 的某些低功耗工作模式下，需要的电压会比正常工
14、作的电压小，这样可以通过电压参考电路的选择模块选择一个比较小的参考电压，进而减小功耗。3 电路仿真与分析 本文设计的电源管理模块在 SUN UltraSpace 10 工作站上，使用 Spectre 和 VerilogXL 软件进行模拟信号仿真。在仿真过程中，将 Vdd，Vddpll，Vddf置于相同的电压值；将 Vstby置于 2.5V。由于 Vregd，Vregpll，Vregr，Vregf的产生机理完全相同，所以只选择其中的 Vregd与 Vregr作为试验的观察对象。部分试验结果记录如下。表 2 是在 MCU 正常工作时，负载为 150，输入电压在一定的范围内变化，所得到的相应输出电压
15、。从表 2 所示，当外部电源电压从 3.6V 降到 2.7V 时，输出电压变化为 0.2592V，因此输出电压相对于输入比较稳定。并且当 Vregd小于 2.5V 时，RAM 由 Vstby来供电，保护了 RAM 所存储的内容。仿图 5 随机存贮器保护电路 图 7 电压转换电路单元图 图 6 逻辑控制单元图 电路与系统学报 第 8 卷 22 真结果表明，由本论文设计的电源管理模块可以为系统提供稳定的电源，达到系统稳定工作的目的。此外，它还实现了 SOC 中的 MCU 模块对电压转换的动态控制，有利于降低系统的功耗，这对于 SOC 在由电池供电的嵌入式系统中应用中十分关键。4 结论 本文提出了
16、SOC 中加入电源管理模块，用动态的方法对外部电源进行管理的方法，以实现稳定的系统供电，低电压检测以及保护 RAM 中的内容的目的。本论文还给出了电源管理模块的设计方法。电路仿真结果表明外部电源电压从 3.6V 降到 2.7V 时，电源管理模块的输出电压变化为 0.2592V。参考文献：1 Yasuda T R,Yamamoto M,Nishi T.A power-on reset pulse generator for low voltage applicationsA.IEEE Circuits and Systems 2001 International Symposium ISCAS
17、2001,Sydney,NSW,AustraliaC.2001-05,4:559-601.2 Tseng Chao-Wen,Chen R,Nigh R,McCluskey E J.MINVDD testing for weak CMOS ICs.VLSI Test SymposiumA.Proceedings of 19th IEEE on VTS,Marina Del Rey,CA,USC.2001-04-05:339-344.3 Rabaey Jan M.Digital Integrated Circuits:A Design PerspectiveM.Prentice-Hall Inte
18、rnational Inc.and Publishing House of Tsinghua University,1996:348-350.4 Razavi B.Design of Analog CMOS Integrated CircuitsM.New York:The McGraw-Hill Companies Inc.,2001:83-90.5 陈贵灿等编著.CMOS 集成电路设计M.西安：西安交通大学出版社,1999:47-55.作者简介：何乐年，副教授、博士，研究领域包括半导体器件、模拟集成电路设计；王云峰，浙江大学博士研究生，研究领域包括加密算法芯片实现及 IP 设计；严晓浪，教
19、授、博士生导师，浙江大学超大规模集成电路设计研究所所长。Design of the Power Management Module Integrated in SOC HE Le-nian,WANG Yuen-feng,YAN Xiao-lang(Institute of VLSI Design,ZheJiang University,HangZhou 310027,China)Abstract:SOC(System-on-chip)is one kind of large scale and complex IC driven by high clock frequency.The trad
20、itional method of externally providing power to SOC can not guarantee its proper operation because of the unstable external power supply.Accordingly,a scheme is proposed to integrate a power resource management module into SOC to manage the external power resource dynamically as to supply SOC chip w
21、ith stable power,detect the low voltage and protect the data in RAM from losing.Design methodology of power management module is also given.Circuit simulation result shows that the variation of output voltage of proposed power resource management module is within 0.2592V when external power supply c
22、hanges from 3.6V to 2.7V.Key words:power management module;low voltage detector;regulator circuit;RAM standby switch 表 2 负载为 150，输入电源电压 Vdd从 3.6V降到 2.7V 时，输出电压 Vregd和 Vregr的变化 V Vdd Vregd Vregr 3.6000 2.7542 2.7542 3.5000 2.6612 2.6612 3.4000 2.5837 2.5837 3.3000 2.5228 2.5228 3.2000 2.4957 2.5000 3.1000 2.4947 2.5000 3.0000 2.4946 2.5000 2.9000 2.4945 2.5000 2.8000 2.4951 2.5000 2.7000 2.4950 2.5000