《《微电子学概论》ch4集成电路制造工艺CMOS工艺.ppt》由会员分享，可在线阅读，更多相关《《微电子学概论》ch4集成电路制造工艺CMOS工艺.ppt（45页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、下一页下一页上一页上一页集成电路制造工艺集成电路制造工艺CMOSCMOS集成电路制造工艺集成电路制造工艺下一页下一页上一页上一页上一次课的主要内容上一次课的主要内容v从原始硅片到封装测试前的关键工艺从原始硅片到封装测试前的关键工艺图形转换：图形转换：将设计在掩膜版将设计在掩膜版(类似于照相底片类似于照相底片)上的图上的图形转移到半导体单晶片上。形转移到半导体单晶片上。工艺：光刻、刻蚀工艺：光刻、刻蚀掺杂：掺杂：根据设计的需要，将各种杂质掺杂在需要的位置根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等上，形成晶体管、接触等 工艺：扩散，离子注入工艺：扩散，离子注入 ，退火，退火薄
2、膜制备薄膜制备：制作各种材料的薄膜制作各种材料的薄膜 工艺：氧化，化学气相淀积，物理气相淀积工艺：氧化，化学气相淀积，物理气相淀积下一页下一页上一页上一页工艺集成工艺集成v 工艺集成：组合工艺，制备不同类型的集成电路工艺集成：组合工艺，制备不同类型的集成电路CMOS反相器反相器双极工艺双极工艺 双极集成电路双极集成电路CMOSCMOS工艺工艺 CMOS CMOS集成电路集成电路下一页下一页上一页上一页栅电极：栅电极：重掺杂的多晶硅重掺杂的多晶硅 P N+N+AlAl下一页下一页上一页上一页多晶硅多晶硅氧化层氧化层金属金属N 衬底衬底P 阱阱AlN+N+P+P+源源源源漏漏漏漏P+体体下一页下一
3、页上一页上一页N 衬底衬底P 阱阱AlN+N+P+P+源源源源漏漏漏漏P+体体下一页下一页上一页上一页N型型(100)衬底的原始硅片衬底的原始硅片P阱阱(well)N衬底衬底P P阱阱CMOSCMOS集成电路工艺流程集成电路工艺流程制备阱的原因：需要在同一衬底上制备制备阱的原因：需要在同一衬底上制备p p和和n n两种类型两种类型MOSFETMOSFET下一页下一页上一页上一页N衬底衬底Pv形成形成P阱阱初始氧化：生成二氧化硅薄氧化层初始氧化：生成二氧化硅薄氧化层(氧化层作用氧化层作用)淀积氮化硅层：离子注入时的掩蔽层淀积氮化硅层：离子注入时的掩蔽层光刻光刻，定义出，定义出P阱位置阱位置反应离
4、子刻蚀氮化硅层反应离子刻蚀氮化硅层P阱离子注入阱离子注入:带氧化层注入带氧化层注入硼注入硼注入下一页下一页上一页上一页N衬底衬底P阱阱下一页下一页上一页上一页N衬底衬底P阱阱v推阱推阱退火驱入：使阱的深度达到所需要求（激活退火驱入：使阱的深度达到所需要求（激活）有一定氧化有一定氧化去掉氮化硅、氧化层去掉氮化硅、氧化层下一页下一页上一页上一页N型型(100)衬底的原始硅片衬底的原始硅片P阱阱(well)隔离隔离下一页下一页上一页上一页v 隔离工艺隔离工艺v MOS晶体管结构晶体管结构:自隔离性自隔离性v相相邻邻MOS管管之之间间区区域域（氧氧化化层层）上上有有导导线线经经过过时时，寄寄生生MOS
5、管管可可能能开开启启，相相邻邻晶晶体体管管之之间间的的隔隔离离被被破坏破坏器件间的泄漏电流，相互干扰器件间的泄漏电流，相互干扰甚至导致逻辑状态改变甚至导致逻辑状态改变隔离不完全隔离不完全下一页下一页上一页上一页vMOS集成电路隔离：集成电路隔离：如何防止寄生晶体管开启如何防止寄生晶体管开启增大场氧化层厚度增大场氧化层厚度提高场氧下面硅层的表面掺杂浓度，提高阀值提高场氧下面硅层的表面掺杂浓度，提高阀值下一页下一页上一页上一页N衬底衬底P阱阱硼注入硼注入生长一层薄氧化层生长一层薄氧化层淀积一层氮化硅淀积一层氮化硅光刻光刻场区，有源区被光刻胶保护场区，有源区被光刻胶保护反应离子刻蚀氮化硅反应离子刻蚀
6、氮化硅场区离子注入：同时也形成沟道阻挡层场区离子注入：同时也形成沟道阻挡层热生长厚的场氧化层（激活，半槽氧化隔离）热生长厚的场氧化层（激活，半槽氧化隔离）去掉氮化硅层去掉氮化硅层LOCOS隔离隔离(local oxidation)下一页下一页上一页上一页场氧光刻掩膜版场氧光刻掩膜版N衬底衬底P阱阱下一页下一页上一页上一页N衬底衬底P阱阱下一页下一页上一页上一页v LOCOS隔离鸟嘴现象：费面积，存在窄沟效应鸟嘴现象：费面积，存在窄沟效应下一页下一页上一页上一页v NMOS NMOS、PMOSPMOS结构结构NMOS结构结构PMOS结构结构N型型(100)衬底的原始硅片衬底的原始硅片P阱阱(we
7、ll)隔离隔离下一页下一页上一页上一页阈值调整注入阈值调整注入v阈值调整注入阈值调整注入v可以不用掩膜版可以不用掩膜版v可以用掩膜版可以用掩膜版下一页下一页上一页上一页N衬底衬底P阱阱阈值调整注入阈值调整注入磷磷v阈值调整注入阈值调整注入v可以不用掩膜版可以不用掩膜版v直接注入磷，调整直接注入磷，调整PMOS管的阈值电压管的阈值电压v NMOS管有一定杂质补偿，与阱注入共同考虑，管有一定杂质补偿，与阱注入共同考虑，调整阈值电压调整阈值电压下一页下一页上一页上一页N衬底衬底P阱阱阈值调整注入阈值调整注入磷磷 阈值调整注入：阈值调整注入：可以用掩膜版可以用掩膜版 PMOS阈值调整版阈值调整版光刻光
8、刻注入磷注入磷NMOS阈值调整版阈值调整版光刻光刻注入硼注入硼 去胶去胶硼硼下一页下一页上一页上一页N衬底衬底P阱阱磷磷PMOSPMOS阀值调整掩膜版阀值调整掩膜版淀积氮化硅层淀积氮化硅层利用掩膜版，光刻利用掩膜版，光刻离子注入区离子注入区磷离子注入，调节阀值磷离子注入，调节阀值去掉氮化硅层去掉氮化硅层下一页下一页上一页上一页N衬底衬底P阱阱硼硼NMOSNMOS阀值调整掩膜版阀值调整掩膜版淀积氮化硅层淀积氮化硅层利用掩膜版，光刻利用掩膜版，光刻离子注入区离子注入区硼离子注入，调节阀值硼离子注入，调节阀值去掉氮化硅层去掉氮化硅层下一页下一页上一页上一页N 衬底衬底P 阱阱AlN+N+P+P+源源
9、源源漏漏漏漏P+体体阈值调整注入阈值调整注入栅氧化层和多晶硅栅栅氧化层和多晶硅栅下一页下一页上一页上一页N衬底衬底P阱阱磷磷v形成栅氧化层和多晶硅栅形成栅氧化层和多晶硅栅 去除氧化层去除氧化层 生长栅氧化层，同时热激活阈值注入生长栅氧化层，同时热激活阈值注入 淀积多晶硅，注入磷形成掺杂多晶硅淀积多晶硅，注入磷形成掺杂多晶硅？刻蚀多晶硅栅（反应离子刻蚀）刻蚀多晶硅栅（反应离子刻蚀）形成重掺杂，且为形成重掺杂，且为N N型，电子导电型，电子导电 空穴导电空穴导电下一页下一页上一页上一页N衬底衬底P阱阱下一页下一页上一页上一页阈值调整注入阈值调整注入栅氧化层和多晶硅栅栅氧化层和多晶硅栅NMOS管源漏
10、注入管源漏注入PMOS管源漏注入管源漏注入下一页下一页上一页上一页N衬底衬底P阱阱PR磷磷v形成形成NMOS管的源漏区管的源漏区在光刻胶上刻蚀出在光刻胶上刻蚀出NMOS管源漏区掺杂的窗口，利管源漏区掺杂的窗口，利用光刻胶保护用光刻胶保护PMOS管区域管区域 自对准离子注入磷或砷（需先形成多晶硅栅），形自对准离子注入磷或砷（需先形成多晶硅栅），形成成N管源漏区管源漏区去掉光刻胶（去掉光刻胶（Photoresist）下一页下一页上一页上一页N衬底衬底P阱阱PR磷磷下一页下一页上一页上一页N衬底衬底P阱阱v形成形成PMOS管的源漏区管的源漏区 在光刻胶上刻蚀出在光刻胶上刻蚀出PMOS管源漏区掺杂的窗
11、口，利用管源漏区掺杂的窗口，利用光刻胶保护光刻胶保护NMOS管区域管区域 自对准离子注入硼，形成自对准离子注入硼，形成P管源漏区、管源漏区、P阱引出阱引出去掉光刻胶（去掉光刻胶（Photoresist）硼硼P+P+P+下一页下一页上一页上一页N衬底衬底P阱阱硼硼下一页下一页上一页上一页N衬底衬底P阱阱P+P+P+N+N+下一页下一页上一页上一页N衬底衬底P阱阱P+P+P+N+N+n n形成自对准多晶硅形成自对准多晶硅形成自对准多晶硅形成自对准多晶硅/硅化物（硅化物（硅化物（硅化物（salicidesalicidesalicidesalicide）：降低寄生电）：降低寄生电）：降低寄生电）：降低
12、寄生电阻阻阻阻低温淀积氧化层低温淀积氧化层低温淀积氧化层低温淀积氧化层反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层淀积难熔金属淀积难熔金属淀积难熔金属淀积难熔金属TiTiTiTi或或或或CoCoCoCo等等等等低温退火，形成难溶金属硅化物低温退火，形成难溶金属硅化物低温退火，形成难溶金属硅化物低温退火，形成难溶金属硅化物TiSiTiSiTiSiTiSi2 2 2 2或或或或CoSiCoSiCoSiCoSi去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的去掉
13、氧化层上的没有发生化学反应的TiTiTiTi或或或或CoCoCoCo高温退火，形成低阻稳定的高温退火，形成低阻稳定的高温退火，形成低阻稳定的高温退火，形成低阻稳定的TiSiTiSiTiSiTiSi2 2 2 2或或或或CoSiCoSiCoSiCoSi2 2 2 2下一页下一页上一页上一页N衬底衬底P阱阱P+P+P+N+N+n n形成自对准多晶硅形成自对准多晶硅形成自对准多晶硅形成自对准多晶硅/硅化物（硅化物（硅化物（硅化物（salicidesalicidesalicidesalicide）：降低寄生电）：降低寄生电）：降低寄生电）：降低寄生电阻阻阻阻低温淀积氧化层低温淀积氧化层低温淀积氧化层低
14、温淀积氧化层反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层淀积难熔金属淀积难熔金属淀积难熔金属淀积难熔金属TiTiTiTi或或或或CoCoCoCo等等等等低温退火，形成难溶金属硅化物低温退火，形成难溶金属硅化物低温退火，形成难溶金属硅化物低温退火，形成难溶金属硅化物TiSiTiSiTiSiTiSi2 2 2 2或或或或CoSiCoSiCoSiCoSi去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的TiTiTiTi或或或或CoC
15、oCoCo高温退火，形成低阻稳定的高温退火，形成低阻稳定的高温退火，形成低阻稳定的高温退火，形成低阻稳定的TiSiTiSiTiSiTiSi2 2 2 2或或或或CoSiCoSiCoSiCoSi2 2 2 2下一页下一页上一页上一页NMOS结构结构PMOS结构结构N型型(100)衬底的原始硅片衬底的原始硅片P阱阱(well)隔离隔离阈值调整注入阈值调整注入栅氧化层和多晶硅栅栅氧化层和多晶硅栅NMOS管源漏注入管源漏注入PMOS管源漏注入管源漏注入连线连线下一页下一页上一页上一页 P N+N+AlAlv 连线 接触孔 金属连线下一页下一页上一页上一页N衬底衬底P阱阱P+P+P+N+N+n形成接触孔
16、（为了实现层间互连）形成接触孔（为了实现层间互连）淀积淀积氧化层（层间绝缘）氧化层（层间绝缘）退火和致密退火和致密反应离子刻蚀氧化层，形成接触孔反应离子刻蚀氧化层，形成接触孔下一页下一页上一页上一页N衬底衬底P阱阱P+P+P+N+N+下一页下一页上一页上一页N衬底衬底P阱阱P+P+P+N+N+n金属连线金属连线形成接触孔后，淀积金属钨形成接触孔后，淀积金属钨(W)，形成钨塞，形成钨塞淀积金属层，形成第一层金属，如淀积金属层，形成第一层金属，如Al-Si、Al-Si-Cu等等光刻光刻金属版，定义出连线图形金属版，定义出连线图形刻蚀金属连线层，形成互连图形刻蚀金属连线层，形成互连图形下一页下一页上
17、一页上一页v形成穿通接触孔形成穿通接触孔化学气相淀积磷硅玻璃化学气相淀积磷硅玻璃通过化学机械抛光进行平坦化通过化学机械抛光进行平坦化光刻穿通接触孔版光刻穿通接触孔版反应离子刻蚀磷硅玻璃，形成穿通接触孔反应离子刻蚀磷硅玻璃，形成穿通接触孔v形成第二层金属形成第二层金属淀积金属层，如淀积金属层，如Al-SiAl-Si、Al-Si-CuAl-Si-Cu合金等合金等光刻第二层金属版，定义出连线图形光刻第二层金属版，定义出连线图形反应离子刻蚀，形成第二层金属互连图形反应离子刻蚀，形成第二层金属互连图形下一页下一页上一页上一页NMOS结构结构PMOS结构结构N型型(100)衬底的原始硅片衬底的原始硅片P阱阱(well)隔离隔离连线连线钝化、测试、封装钝化、测试、封装下一页下一页上一页上一页v 形成钝化层形成钝化层 在低温条件下在低温条件下(小于小于300)300)淀积氮化硅淀积氮化硅(PECVD)(PECVD)光刻光刻钝化版钝化版 刻蚀氮化硅，形成钝化图形，刻出压焊点刻蚀氮化硅，形成钝化图形，刻出压焊点v测试、封装，完成集成电路的制造工艺测试、封装，完成集成电路的制造工艺压焊点压焊点下一页下一页上一页上一页下一页下一页上一页上一页下一页下一页上一页上一页1、试简述N阱CMOS晶体管的工艺流程。2、画出CMOS反相器的截面图作 业