移位寄存器及其应用.pdf

《移位寄存器及其应用.pdf》由会员分享，可在线阅读，更多相关《移位寄存器及其应用.pdf（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、 移位寄存器及其应用 移位寄存器及其应用 实验目的 掌握中规模 4 位双向寄存器逻辑功能及使用方法。熟悉移位寄存器的应用，实现数据的串行、并行转换和构成环形计数器。实验原理 位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲 的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的 4 位双向通用移位寄存器，型号为 CC40194 或 74LS194，两者功能相 同，可 互 换 使 用，其 逻 辑 符 号 及 引 脚 图

2、 如 图10 1所 示。1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 CC40194(74LS194)VDD Q0 Q1 Q2 Q3 CP S1 S0 SR D2 D1 D0 D3 SL VSS CR S0 S1 Q0 Q1 Q2 Q3 SR D0 D1 D2 D3 CP SL CR 图 10-1 CC40194 的逻辑符号及引脚功能 其中 D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S0、S1为操作模式控制端；CR为直接无条件清零端；CP 为时钟脉冲输入端。CC40194 有 5 种不同操

3、作模式：即并行送数寄存，右移（方向由 Q0-Q3）,左移（方向由 Q3Q0），保持及清零。S1、S0和 CR端的控制作用如表 101 功能 输 入 输 出 CP CR S1 S0 SR SL D0 D1 D2 D3 Q0 Q1 Q2 Q3 清零 0 0 0 0 0 送数 1 1 1 a b c d a b c d 右移 1 0 1 DSR DSR Q0 Q1 Q2 左移 1 1 0 DSL Q1 Q2 Q3 DSL 保持 1 0 0 Qn0 Q1n Q2n Q3n 保持 1 Q0n Q1n Q2n Q3n 2、移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器；可用数据转

4、换，即把串行数据转换为并行数据，或把并行数据转换为 串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。环行计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图 10-2所示，把输出端 Q 和右移串行输入端 S 相连接，设初始状态 Q0Q1Q2Q3=1000,则在时钟脉冲作用下 Q0Q1Q2Q3将依次边为 0100001000011000，如图10-2 所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图 10-2 电路可以由各个输入端输出在时间上有先后顺序的脉冲，因此也可以作为顺序脉冲发生器。Q0 Q1 Q2 Q3 SR CP

5、 CC40194 表 10-2 环形计数器 表 10-2 CP Q0 Q1 Q2 Q3 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 如果将输出 Q0与左移串行输出端 SL相连接，既可达左移循环移位。实现数据、并行转换器 串行并行转换器 串行并行转换器是指串行输入的数码，经转换电路之后变换成并行输出，图 10-3 是用二片 CC401949（74LS194）四位双向移位句寄存器组成的七位串行并行数据转换电路。?1 1 CR 1 1 CP CP d6.d1 d0?SR Q0 Q1 Q2 Q3 CC40194(1)CC40194 S1 S0 CR D0 D1 D2

6、 D3 SR Q4 Q5 Q6 Q7 S0 S1 D0 D1 D2 D3 CR CP 图 10-3 七位串行并行数据转器 电路中 S0端接高电平 1，S1受 Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当 Q7=1 时，S1为 0，使之成为 S1S0=01 的串入右移工作方式，当 Q7=0 时，S1=1，有 S1S0=10，则串行送数结束，标志着串行输入的数据已经换成并行输出了。串行并行转换的具体过程如下：转换前，CR端加低电平，使 1、2 两片寄存器的内容清 0，此时 S1S0=11，寄存器执行并 入工作方式。当第一个 CP 脉冲到来后，寄存器的输出状态 Q0Q7为

7、01111111，与此同 时 S1S0变为 01，转换电路变为执行串入右移工作方式，串行输入数据由 1 片的 S端加入。随着 CP 脉冲的依次输入，输出状态的变化可列成表 10-3 所示。表 10-3 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 说明 0 0 0 0 0 0 0 0 0 清零 1 0 1 1 1 1 1 1 1 送数 2 d0 0 1 1 1 1 1 1 右 移 操 作 七 次 3 d1 d0 0 1 1 1 1 1 4 d2 d1 d0 0 1 1 1 1 5 d3 d2 d1 d0 0 1 1 1 6 d4 d3 d2 d1 d0 0 1 1 7 d5 d4 d3

8、 d2 d1 d0 0 1 8 d6 d5 d4 d3 d2 d1 d0 0 9 0 1 1 1 1 1 1 1 送数 由表 10-3 可见，右移操作七次后，Q7变成 0，S1S0又变成 11，说明穿行输入结束。这时，串行输入的数码已经转换成了并行输出了。当再来一个 CP 脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。并行串行转换器 并行串行转换器是指并行输入的数码经转换电路之后，换成串行输出。图 10-4 是用两片 CC40194（74LS194）组成的七位并行串行转换电路，它比图10-3多 了 两 只 与 非 门G1和G2，电 路 工 作 方 式 同 样 为 右 移。

9、1 CR 1 CP CP SR Q0 Q1 Q2 Q3 CC40194(1)CC40194 S1 S0 CR D0 D1 D2 D3 SR Q4 Q5 Q6 Q7 S0 S1 D0 D1 D2 D3 CR CP G2&?1?G1&?图 10-4 七位并行串行转换器 寄存器清“0”后，加一个转换启动信号（负脉冲或低电平）。此时，由于方式控制 S1S0为 11，转换电路执行并行输入操作。当第一个 CP 脉冲到来后，Q0Q1Q2Q3Q4Q5Q6Q7的状态为 0D1D2D3D4D5D6D7，并行输入数码存入寄存器。从而使得 G1输出为 1，G2输出为 0，结果，S1S2变为 01，转换电路随着 CP

10、脉冲的加入，开始执行右移串行输出，随着 CP 脉冲的依次加入，输出状态依次右移，待右移操作七次后，Q0Q6的状态都为高电平 1，与非门 G1输出为低电平，G2门输出为高电平，S1S2又变为 11，表示并行串行转换结束，且为第二次并行输入创造条件。转换过程如表 10-4 所示。CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 串行输出 0 0 0 0 0 0 0 0 0 1 0 D1 D2 D3 D4 D5 D6 D7 2 1 0 D1 D2 D3 D4 D5 D6 D7 3 1 1 0 D1 D2 D3 D4 D5 D6 D7 4 1 1 1 0 D1 D2 D3 D4 D5 D6 D7

11、5 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 6 1 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 7 1 1 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 8 1 1 1 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 9 0 D1 D2 D3 D4 D5 D6 D7 中规模集成移位寄存器，其位数往往以 4 位居多，当需要的位数多于 4位时，可把几片移位寄存器用级连的方法来扩展位数。三、实验设备及器件 1、+5V 支流电源 2、单次脉冲源 3、逻辑电平开关 4、逻辑电平显示器 5、CC401942（74LS194）CC4011

12、（74LS00）CC4068（74LS30）四、实验内容 1、测试 CC40194（或 74LS194）的逻辑功能 按图 10-5 接线、S1、S0、SL、SR、D0、D1、D2、D3 分别接至逻辑开关的输出插口：Q0.Q1.Q2 Q3 接至逻辑电平显示输入插口。CP 端接单次脉冲源。按表10-5所规定的输入状态，逐项进行测试。1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16+5V Q0 Q1 Q2 Q3 S1 S0 CP VDD CR D0 D1 D2 D3 SL VSS SR CC40194(74LS194)?图 10-5 CC40194 逻辑功能测试（1）清除

13、：令=0，其它输入均为任意态，这时寄存器输出 Q0、Q1、Q2 、Q3 应均为 0。清除后，至=1。（2）送数：令=S1=S0=1，送入任意 4 位二进制数，如 D0、D1、D2、D3=abcd，加 CP 脉冲，观察 CP=0、CP 由 10、三种情况下寄存器输出状态的变化，观察寄存输出状态变化是否发生在 CP 脉冲的上升沿。（3）右移：清零后，令=1，S1=0 S0=1，由右移输入端 SR 送入二进制数码如 0100，由 CP 端连续加 4 个脉冲，观察输出情况，记录之。（4）左移：先清零或予至，再令=1 S1=1，S0=0，由左移 输入端 SL 送入二进制数码如 1111，连续加四个 CP

14、 脉冲，观察输出端情况，记录之。（5）保持：寄存器予置任意 4 位二进制数码 abcd，令=1，S1=S0=0，加 CP脉冲，观察寄存器输出状态，记录之。2、环形计数器 自拟实验路用并行送数法予置寄存器为某二进制数码（如 0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表 10-6 中。表 10-5 清除 模 式 时钟 串 行 输 入 输 出 功能总结 CR S1 S0 CP SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 1 1 1 a b c d 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1

15、 1 0 1 1 0 0 表 10-6 CP Q0 Q1 Q2 Q3 0 0 1 0 0 1 2 3 4 3、实现数据的串、并行转换（1）串行输入、并行输出 按图 10-3 接线，进行右移串入、并出实验，串入数码自定；改接线路用左移方式实现并行输出。自拟表格，记录之。（2）并行输入、串行输出 按图 10-4 接线，进行右移并入、串出实验，并入数码自定。再改接线路用左移方式实现串行输出。自拟表格，记录之。五、实验预习要求 1、复习有关寄存器及串行，并行转换器有关内容。2、查阅 CC40194、CC4011 及 CC4068 逻辑线路。熟悉其逻辑功能及引脚排列。3、在对 CC40194 进行送数后，若要使用输出狻改成另外的数码，是否一定要使寄存器清零？4、使寄存器 清零，除采用输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？5、若进行循环左移，图 10-4 接线应如何改接？6、画出用两片 CC40194 构成的七位左移串/并喊个转换器接线路。7、画出用两片 CC40194 构成的七位左移并/串行转换器线路。六、实验报告 1、分析表 10-4 的实验结果，总结移位寄存器 CC40194 的逻辑功能并写入表格功能总结一栏中。2、根据实验内容 2 的结果，画出 4 位环形计数器的状态转换图及波形图。3、分析串/并、并/串转换器所得结果的正确性。