运算器和运算方法.pptx

《运算器和运算方法.pptx》由会员分享，可在线阅读，更多相关《运算器和运算方法.pptx（96页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、加法单元 i Ai Bi Ci-1Cii（本位操作数）（低位进位）（本位进位）（本位和）第一节 算术逻辑运算部件2.1.1 加法单元1.加法单元的输入和输出一个输入为1时，i为1，Ci为0；两个输入为1时，i为0，Ci为1；三个输入为1时，i为1，Ci为1。第1页/共96页2.全加器（1）逻辑一i =(Ai+Bi)+Ci-1 Ci =AiBi+(Ai+Bi)Ci-1CiiAi Bi Ci-1第2页/共96页（2）逻辑二i =(Ai+Bi)+Ci-1 Ci =Ai+Bi+(Ai+Bi)Ci-1CiiAi Bi Ci-1Ai Bi第3页/共96页2.1.2 并行加法器与进位链逻辑1.并行加法器（1

2、）特点：各位同时相加。例.8位数相加。8 721A8 B8 A7 B7 A2 B2 A1 B1 C0（2）影响速度的主要因素 存在着进位信号的传递。1 1 1 10 0 0 01111110000第4页/共96页2.并行加法器的进位链（1）进位链的基本逻辑关系所以 Ci =Gi+Pi Ci-1进位产生函数进位传递函数（进位条件）本地进位、绝对进位条件进位、传递进位 Ci =AiBi+(Ai+Bi)Ci-1 =AiBi+(Ai+Bi)Ci-1 或 Ci =AiBi+(Ai+Bi)Ci-1令 Gi =AiBi Pi =Ai+Bi=Ai+Bi=Ai+Bi 第5页/共96页（2）串行进位 特点：进位信

3、号逐位形成。设n位加法器 1）逻辑式C1=G1+P1C0C2=G2+P2C1Cn=Gn+PnCn-12）结构举例C2 G2 P2 C1 G1 P1 C0Gi PiAi Bi Ai Bi第6页/共96页（3）并行进位 特点：各位进位信号同时形成。设n位加法器 1）逻辑式C1=G1+P1C0C2=G2+P2C1 =G2+P2G1+P2P1C0 Cn=Gn+PnCn-1 =Gn+PnGn-1+PnPn-1P2P1C0 n+1 项第7页/共96页 2）结构举例G2 P2 G1 P1C0C2 C1Ai BiGiPiAi Bi第8页/共96页（4）组内并行、组间并行 设16位加法器，4位一组，分为4组：4

4、位4位4位4位 第4组 第3组 第2组 第1组C16 C13 C12 C9 C8 C5 C4 C1C0C16 C12 C8 C4分级同时进位第9页/共96页 1）第1组进位逻辑式 组内：C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 组间：C4=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0GIPI所以 CI=GI+PIC0第10页/共96页 2）第2组进位逻辑式 组内：C5=G5+P5CI C6=G6+P6G5+P6P5CI C7=G7+P7G6+P7P6G5+P7P6P5CI 组间：C8=G8+P8G7

5、+P8P7G6+P8P7P6G5 +P8P7P6P5CIGP所以 C=G+PCI第11页/共96页 3）第3组进位逻辑式 组内：C9 =G9+P9C C10=G10+P10G9+P10P9C C11=G11+P11G10+P11P10G9+P11P10P9C 组间：C12=G12+P12G11+P12P11G10+P12P11P10G9 +P12P11P10P9CGP所以 C=G+P C第12页/共96页 4）第4组进位逻辑式 组内：C13=G13+P13C C14=G14+P14G13+P14P13C C15=G15+P15G14+P15P14G13+P15P14P13C 组间：C16=G1

6、6+P16G15+P16P15G14+P16P15P14G13 +P16P15P14P13CGP所以 C=G+PC 第13页/共96页5）各组间进位逻辑CI =GI+PIC0C=G+PCIC=G+P CC=G+PC=G+PGI+PPIC0 =G+P G+P PGI+P PPIC0 =G+P G+PP G +P P PGI+PP PPIC0 第14页/共96页6）结构示意4 1 8 5 12 9 16 13 组间进位链A8.A5 B8.B5A4.A1 B4.B1A12.A9 B12.B9A16.A13 B16.B13CoCG P G P G P GI PI C3 1C15 13 C11 9 C7

7、 5 C C CI 7）进位传递过程Ai、Bi、C0A8.A5 B8.B5A4.A1 B4.B1A12.A9 B12.B9A16.A13 B16.B13CoG、P.GI、PI、G P G P G P GI PI C3 1C C C CI C、C、C、CI C15 13 C11 9 C7 5 C15 13、C11 9、C7 5 C3 1第15页/共96页学习要求：能写出任一进位的串、并、分组逻辑式。例.已知操作数Ai、Bi，初始进位C0。试写出C6的逻辑式。串行进位：C6=并行进位：C6=分级同时进位：C6=G6+P6C5G6+P6G5+P6P5G4+.+P6P5P1C0G6+P6G5+P6P5

8、CICI=GI+PIC0G6+P6C5G6+P6G5+P6P5G4+.G6+P6G5+P6P5G4+.G6+P6G5+P6P5CIGI=G4+P4G3+P4P3G2+P4P3P2G1PI=P4P3P2P1Gi=AiBi Pi=AiBi第16页/共96页2.1.3 ALU部件 加法器 选择器 选择器控制信号控制信号操作数操作数输入组合输入组合ALU 选择器 选择器操作数操作数第17页/共96页 以SN74181芯片（4位片ALU）为例。1.组成 （1）一位逻辑 1位加法器（求和、进位）1位选择器（1对）1个公共控制门（4位共用）第18页/共96页Ci S3 S2 Bi S1 S0 Ai FiM

9、Ci-1xiYi第19页/共96页Ci S3 S2 Bi S1 S0 Ai FiM Ci-1XiYi输入端：操作数Ai、Bi低位进位Ci-1 1 0 控制信号M控制产生Gi、Pi控制形成多种输入组合作逻辑运算作算术运算控制信号S3S2S1S0Fi1011输入端：操作数Ai、Bi低位进位Ci-1 Ci 01第20页/共96页FiCi S3 S2 Bi S1 S0 Ai M Ci-1XiYiS3S2 输出Xi S1S0 输出Yi 00011011 1Ai+Bi00011011 Ai AiBi AiBiAi+Bi AiAi+Bi AiBi 0PiGi00100Ai第21页/共96页 （2）多位逻辑

10、见教材P49：4位全加器 4位并行进位链 4位选择器 1个控制门 原始进位 Cn 进位输出 Cn+4 G、P 构成组间串行进位 构成组间并行进位第22页/共96页Ci S3 S2 Bi S1 S0 Ai FiM Ci-1XiYi2.运算功能16种算术运算功能，16种逻辑运算功能列于表2-5（P50）。例1.S3S2S1S0 Xi Yi F（M=1）F（M=0）0 0 0 0 1 Ai第23页/共96页Ci S3 S2 Bi S1 S0 Ai FiM Ci-1xiYi00001Ai10110101Ci-1第24页/共96页Ci S3 S2 Bi S1 S0 Ai FiM Ci-1XiYi例1.S

11、3S2S1S0 Xi Yi F（M=1）F（M=0）0 0 0 0 1 AiM=1：Fi=（Xi Yi）1=1 Ai 1=Ai 1=Ai 所以 F=A M=0：Fi=（1 Ai）Ci-1=（1 Ai）Ci-1 所以 F=A加全1=A减1A减1 A第25页/共96页Ci S3 S2 Bi S1 S0 Ai FiM Ci-1XiYi例2.S3S2S1S0 Xi Yi F(M=1)F(M=0)1 0 0 1 Ai+Bi AiBi第26页/共96页Ci S3 S2 Bi S1 S0 Ai FiM Ci-1xiYi1001Ai+BiAiBi10110101Ci-1第27页/共96页Ci S3 S2 Bi

12、 S1 S0 Ai FiM Ci-1XiYi例2.S3S2S1S0 Xi Yi F(M=1)F(M=0)1 0 0 1 Ai+Bi AiBiM=1：Fi=（Ai+Bi）AiBi 1=Ai Bi 1=Ai Bi 所以 F=A BA B 所以 F=A加BM=0：Fi=（Ai+Bi）AiBi Ci-1=Ai Bi Ci-1 =Ai Bi Ci-1 A加B 第28页/共96页3.进位逻辑（1）组间串行16 8C1216 8C816 8C416 8C0C16Cn+4 Cn（2）组间并行 17 15874181CIII 17 15874181CII 17 15874181CI 17 15874181C07

13、4182并行进位链GIPIP G第29页/共96页 第二节 运算器组织 独立结构小型存储器结构单口双口寄存器组独立R、双口RAM用多路选择器作为ALU的输入逻辑，单口RAM用锁存器作为ALU的输入逻辑。第30页/共96页2.2.1 带多路选择器的运算器移位器ALU多路选择器多路选择器R0RnR0.Rn R0.Rn 内部总线（单向）特点：R各自独立；可同时向ALU提供两个操作数；采用单向内总线。第31页/共96页2.2.2 带输入锁存器的运算器特点：单口RAM不能同时向ALU提供两个操作数；用锁存器暂存操作数；采用双向内总线。移位器ALU锁存器锁存器内部总线（双向）R0Rn通用寄存器组（小型存储

14、器）第32页/共96页2.2.3 位片式运算器特点：用双口RAM（两地址端、两数据端）作通用寄存器组，可同时提供数据；用多路选择器作输入逻辑，不需暂存操作数；ALU增加乘、除功能，用乘商寄存器存放乘数、乘积或商。例.4位片运算器粗框移位器ALU多路选择器多路选择器DO RAMDi B 地址 A 地址 CnDBDAG、P控制信息Cn+4乘商寄存器444444444444第33页/共96页 第三节 定点加减运算2.3.1 补码加减法数用补码表示，符号位参加运算。实际操作能否只取决于操作码？结果需不需修正？如何将减法转换为加法？第34页/共96页1.基本关系式(X+Y)补 =X补 +Y补 （1）(X

15、-Y)补 =X补 +(-Y)补 （2）式（1）：操作码为“加”时，两数直接相加。3)X=3 Y=2 X补=0 0011 Y补=1 11100 0001（+1补码）2)X=3 Y=2 X补=1 1101 Y补=1 11101 1011（5补码）1)X=3 Y=2 X补=0 0011 Y补=0 00100 0101（+5补码）4)X=3 Y=2 X补=1 1101 Y补=0 00101 1111（1补码）例.求(X+Y)补第35页/共96页(X+Y)补 =X补 +Y补 （1）(X-Y)补 =X补 +(-Y)补 （2）式（2）：操作码为“减”时，将减转换为加。1)X=4 Y=5 X补=0 0100

16、Y补=1 1011(-Y)补=0 01010 1001（+9补码）2)X=4 Y=5 X补=1 1100 Y补=0 0101(-Y)补=1 10111 0111（9补码）例.求(X Y)补Y补 (Y)补：将Y补变补不管Y补为正或负，将其符号连同尾数一起各位变反，末位加1。即将减数变补后与被减数相加。X补=0 0100 Y补=1 1011 X补=1 1100 Y补=0 0101第36页/共96页注意：某数的补码表示与某数变补的区别。例.1 0101原 1 1011补码表示1 0011补 0 1101变补例.1 0101原 1 1011 0 0101原 0 0101补码表示符号位不变；0 0101

17、原 0 0101 1 0101原 1 1011 0 0101原 0 0101负数尾数改变，正数尾数不变。0 0011补 1 11011 0011补 0 11010 0011补 1 11011 0011补 0 11010 0011补 1 1101变补符号位改变，尾数改变。补码的机器负数第37页/共96页2.算法流程操作数用补码表示，符号位参加运算结果为补码表示，符号位指示结果正负X补+Y补X补+(-Y)补ADDSUB第38页/共96页3.逻辑实现A(X补)B(Y补)+AABB+B+B+1CPA A（1）控制信号加法器输入端：+A：打开控制门，将A送 。+B：打开控制门，将B送 。+1：控制末位加

18、 1。+B：打开控制门，将B送 。加法器输出端：A：打开控制门，将结 果送A输入端。CPA：将结果打入A。（2）补码加减运算器粗框第39页/共96页2.3.2 溢出判断在什么情况下可能产生溢出？例.数A有4位尾数，1位符号SA 数B有4位尾数，1位符号SB 符号位参加运算 结果符号Sf符号位进位Cf尾数最高位进位C第40页/共96页正确0 00110 0010（1）A=3 B=2 3+2：0 0101 （2）A=10 B=7 10+7：0 10100 01111 0001 正溢正确负溢正确正确（3）A=-3 B=-2-3+(-2)：1 1011 1 11011 1110（4）A=-10 B=-

19、7 -10+(-7)：0 1111 1 01101 1001（5）A=6 B=-4 6+(-4)：0 0010 0 01101 1100（6）A=-6 B=4 -6+4：1 1110 1 10100 0100第41页/共96页（2）A=10 B=7 10+7：0 1010 0 01111 0001 （4）A=-10 B=-7 -10+(-7)：0 1111 1 01101 10011.硬件判断逻辑一（SA、SB与Sf的关系）溢出=SASBSfSASfSB2.硬件判断逻辑二（Cf与C的关系）第42页/共96页正确0 00110 0010（1）A=3 B=2 3+2：0 0101 （2）A=10

20、B=7 10+7：0 10100 01111 0001 正溢正确负溢正确正确（3）A=-3 B=-2-3+(-2)：1 1011 1 11011 1110（4）A=-10 B=-7 -10+(-7)：0 1111 1 01101 1001（5）A=6 B=-4 6+(-4)：0 0010 0 01101 1100（6）A=-6 B=4 -6+4：1 1110 1 10100 0100Cf=0C=0Cf=0C=1Cf=1C=1Cf=1C=0Cf=1C=1Cf=0C=0111111第43页/共96页（2）A=10 B=7 10+7：0 1010 0 01111 0001 （4）A=-10 B=-7

21、 -10+(-7)：0 1111 1 01101 10011.硬件判断逻辑一（SA、SB与Sf的关系）溢出=SASBSfSASfSB2.硬件判断逻辑二（Cf与C的关系）溢出=Cf C3.硬件判断逻辑三（双符号位）第44页/共96页（1）3+2：正确00 001100 001000 0101 （2）10+7：00 101000 011101 0001 正溢正确负溢正确正确（3）-3+(-2)：11 0111 11 110111 1110（4）-10+(-7)：10 1111 11 011011 1001（5）6+(-4)：00 0010 00 011011 1100（6）-6+4：11 1110

22、 11 101000 0100第一符号位Sf1第二符号位Sf2第45页/共96页（2）A=10 B=7 10+7：0 1010 0 01111 0001 （4）A=-10 B=-7 -10+(-7)：0 1111 1 01101 10011.硬件判断逻辑一（SA、SB与Sf的关系）溢出=SASBSfSASfSB2.硬件判断逻辑二（Cf与C的关系）溢出=Sf1 Sf23.硬件判断逻辑三（双符号位）溢出=Cf C第46页/共96页2.3.3 移位操作逻辑移位 ：数码位置变化，数值不变。1.移位类型算术移位 1 0 0 0 1 1 1 1循环左移：0：数码位置变化，数值变化,符号位不变。1 0 0

23、1 1 1 1 算术左移：1 0 0 1 1 1 110 1 1 1 1 0(-15)(-30)第47页/共96页 移位寄存器：2.移位逻辑 在寄存器中移位（串行接口中）。D4 D3 D2 D1D4 D3 D2 右移左移 D3 D2 D1 移位门：斜位传送（运算器中）。左斜 右斜 4 3 1 2门4 门3 门2 门1移位寄存器移位门加法器第48页/共96页（1）单符号位：0 01110 1110 （2）双符号位：00 1110 00 01113.正数补码移位规则（3）移位规则左移右移右移0 0111 0 0011 左移左移右移右移01 1100 00 1110 00 0111 数符不变（单：符

24、号位不变；双：第一符号位不变）。空位补0（右移时第二符号位移至尾数最高位）。第49页/共96页（1）单符号位：1 10111 0110 （2）双符号位：10 1100 11 01104.负数补码移位规则（3）移位规则左移右移右移1 1011 1 1101 左移右移右移11 0110 11 1011 数符不变（单：符号位不变；双：第一符号位不变）。左移空位补0（第二符号位移至尾数最高位）。右移空位补1第50页/共96页易出错处：00 1110 左右01 1100 正确：11 0110 10 1100 00 1100 01 1100 00 0110 正确：00 1110 11 1100 左正确：1

25、0 1100 11 1110 右11 0110 正确：第51页/共96页2.3.4 舍入方法1.0舍1入（原码、补码）0 00100原 1 00101原 1 11011补 2.末位恒置1（原码、补码）0 00100原 1 11011补 1 00101原 0 0010原 1 0011原 1 1110补 0 0011原 1 0011原 1 1101补 1 0011原 1 1101补 例.保留4位尾数：例.保留4位尾数：第52页/共96页 第四节 定点乘法运算2.4.1 原码一位乘法 每次用一位乘数去乘被乘数。1.算法分析乘法 部分积累加、移位。例.0.11011.1011乘积 P=X Y积符 SP

26、=SX SYX原Y原第53页/共96页（1）手算 0.1101 0.1011 1101 1101 0000 1101 0.10001111上符号：1.10001111部分积问题：1）加数增多（由乘数位数决定）。2）加数的位数增多（与被乘数、乘 数位数有关）。改进：将一次相加改为分步累加。第54页/共96页（2）分步乘法每次将一位乘数所对应的部分积与原部分积的累加和相加，并移位。设置寄存器：A：存放部分积累加和、乘积高位 B：存放被乘数 C：存放乘数、乘积低位 设置初值：A=00.0000 B=X=00.1101 C=Y=.1011 第55页/共96页步数 条件 操作 A C 00.0000 .

27、1011 1）Cn=1+BCn+00.110100.1101 0.1101 0.1011 1101 1101 0000 1101 0.10001111BC 1101 00.01101.101 0.1101 0.10112）Cn=1+B+00.110101.001100.100111.10 0.1101 0.1011 0.1101 0.1011 1101 1101 0000 1101 0.10001111BC3）Cn=0+0+00.000000.100100.0100111.14）Cn=1+B+00.110101.000100.10001111X原Y原=1.10001111第56页/共96页 2

28、.算法流程0 A、X B、Y C、0 CRCn=1？CR=n？1/2（A+B）A，C1/2（A+0）A，C CR+1 CRYYNN Sx+Sy SA第57页/共96页 3.运算规则（1）操作数、结果用原码表示；（2）绝对值运算，符号单独处理；（3）被乘数(B)、累加和(A)取双符号位；（4）乘数末位(Cn)为判断位，其状态决定 下步操作；（5）作n次循环（累加、右移）。4.逻辑实现第58页/共96页加法器输入端控制信号：+A、+B加法器输出端控制信号：1/2 A、C、CPA、CPC A4 A3 A2 A1 门4 门3 门2 门1 C4 C3 C2 C1 门4 门3 门2 门1 4 3 2 1

29、1/2 ACPACPCCC4 C3 C2+A+BA1 B1第59页/共96页2.4.2 补码一位乘法 1.算法分析 X补=X0.X1X2Xn（1）Y为正：Y补=0.Y1Y2Yn (XY)补=X补(0.Y1Y2Yn)（2）Y为负：Y补=1.Y1Y2Yn (XY)补=X补(0.Y1Y2Yn)+(-X)补（3）Y符号任意：(XY)补=X补(0.Y1Y2Yn)+(-X)补Y0符号位第60页/共96页（4）展开为部分积的累加和形式：(XY)补=X补(0.Y1Y2Yn)+(-X)补Y0=X补(0.Y1Y2Yn)-X补Y0=X补(-Y0+2 Y1+2 Y2+2 Yn)-1 -2 -n =X补-Y0+(Y1-

30、2 Y1)+(2 Y2-2 Y2)+-1 -1 -2-(n-1)-n +(2 Yn-2 Yn)=X补(Y1-Y0)+2(Y2-Y1)+2(Y3-Y2)+-1 -2+2(0 -Yn)-n+2(0 -Yn)-nYn+1=X补(Y1-Y0)+2(Y2-Y1)+2(Y3-Y2)+-1 -2+2(0 -Yn)-nYn+1比较法：用相邻两位乘数比较的结果决定 +X补、-X补或+0。第61页/共96页 2.比较法算法Yn(高位)Yn+1(低位)操作(A补为部分积累加和)0 00 11 01 1 1/2A补 1/2(A补+X补)1/2(A补-X补)1/2A补(0)(1)(-1)(0)3.运算实例X=-0.11

31、01,Y=-0.1011,求(XY)补。初值：A=00.0000,B=X补=11.0011,-B=(-X)补=00.1101,C=Y补=1.0101第62页/共96页步数 条件 操作 A C 00.0000 1.0101 1）1 0-BCn+00.110100.110100.011011.01012）0 1+B+11.001111.100111.1100111.0103）1 0-B+00.110100.100100.01001111.014）0 1+B+11.001111.011111.101111111.00 Cn+1CnCn+15）1 0-B+00.1101第63页/共96页(XY)补=0

32、.100011114）0 1+B+11.001111.011111.101111111.05）1 0-B+00.110100.10001111修正(1)A、B取双符号位，符号参加运算；(2)C取单符号位，符号参加移位，以决定最后是否 修正；(3)C末位设置附加位Cn+1，初值为0，CnCn+1组成判 断位，决定运算操作；(4)作n步循环,若需作第n+1步,则不移位,仅修正。4.运算规则1.0:-B修正0.1:+B修正0.0:不修正1.1:不修正第64页/共96页5.逻辑实现加法器输入端控制信号：+A、+B、+B、+1加法器输出端控制信号：1/2 A、C、A、CPA、CPC第65页/共96页2.

33、4.3 原码两位乘法 每次用两位乘数去乘被乘数。1.算法分析Yi(高位)Yi+1(低位)部分积 累加、移位 0 00 11 01 1 1/4A 1/4(A+X)1/4(A+2X)1/4(A+3X)(0)(1)(2)(3)0 X 2X 3X如何实现+3X操作？第66页/共96页 1/4(A+3X)=0 0 00 0 10 1 00 1 1 操 作 1/4(A+2X+X)=1/4(A+2X)+1/4X 1/4(A-X+4X)=1/4(A-X)+X 1/4(A+2X+X)=1/4(A+2X)+1/4X 1/4(A-X+4X)=1/4(A-X)+X 1/4(A-X+4X)=1/4(A-X)+X 设置欠

34、帐触发器CJ=0 不欠帐1 欠帐,下次补作+X操作2.算法Yi Yi+1 CJ1/4(A+X)0 CJ1/4(A+X)0 CJ1/4(A+2X)0 CJ1/4A 0 CJ第67页/共96页1 0 01 0 11 1 01 1 1 Yi Yi+1 CJ操 作1/4(A-X)1 CJ1/4(A-X)1 CJ1/4A 1 CJ1/4(A+2X)0 CJ3.运算实例例1.X原=1.111111,Y原=0.111001,求(XY)原。初值：A=000.000000,B=X=000.111111,2B=001.111110,-B=111.000001,C=Y=00.111001,CJ=0第68页/共96页

35、步数 条件 操作 A C 000.000000 00.111001 1）0 1 0+BCJ+000.111111000.111111000.0011111100.11102）1 0 0+2B+001.111110010.001101000.100011011100.113）1 1 0-B+111.000001111.100100111.111001000111 00.4）0 0 1+B+000.111111000.111000000111Cn-1CnCn-1CnCJ0 0 2220 1 还帐(XY)原=1.111000000111第69页/共96页例2.X原=0.00111,Y原=1.0100

36、1,求(XY)原。初值：A=000.00000,B=X=000.00111,2B=000.01110,-B=111.11001,C=Y=00.01001,CJ=0步数 条件 操作 A C 000.00000 00.01001 0Cn-1CnCJ0Cn-1CnCJ1）1 0 0+2B+000.01110000.01110222000.000111000.0100+000.00000111000.01 000.00011000.00000+000.0011102）0 0 00 1 0 03）+B+0000.00111 000.00001111110 00.0(XY)原=1.0000111111第7

37、0页/共96页 4.运算规则（1）绝对值相乘，符号单独处理。（2）A、B取三符号位。（3）C取双符号位，参加移位；C尾数凑足偶数位。（4）CJ初值为0，根据每步操作决定其状态，不参 加移位。（5）作1/2n步循环；若需增加一步，则该步只还 帐，不移位。5.逻辑实现加法器输入端控制信号：+A、+B、+2B、+B、+1加法器输出端控制信号：1/4 A、A、C、CPA、CPC、0 CJ、1 CJ 2第71页/共96页 第五节 定点除法运算除法 若干余数与除数加减、移位。例.0.101100.111110.10110 11010.01 11111 0.111110001 11111 1010101 1

38、1111 101100.00000.0.商：0.10110余数：0.101102 5实现除法的关键：比较余数、除数绝对值大小，以决定上商。第72页/共96页2.5.1 原码恢复余数法1.算法 比较两数大小可用减法试探。2余数-除数=新余数为正:够减,商1。为负:不够减,商0,恢复原余数。2.实例X=-0.10110，Y=0.11111，求X/Y，给出商Q和余数R。设置：A：被除数、余数，B：除数，C：商初值：A=X=00.10110 B=Y=00.11111 C=Q=0.00000-B=11.00001第73页/共96页步数 条件 操作 A C 00.10110 0.00000 1）0-B 0

39、1.01100+11.0000100.011010.000012）1-B00.11010+11.0000111.110110.000103）恢复余数+B+00.1111100.1101001.101000.001014）0-B+11.0000100.10101CnSAQ1 Q2 Q3 r02r0r12r1r2r22r2r3第74页/共96页步数 条件 操作 A C 00.10101 0.00101 5）0-B 01.01010+11.0000100.010110.010116）1-B00.10110+11.0000111.101110.101107）恢复余数+B+00.1111100.1011

40、0Q=-0.10110CnQ4 Q5 Q3 r32r3r42r4r5r5R=0.101102-5X=QY+R+-+-+-+-X/Y=-0.10110+-0.101102-5 0.11111第75页/共96页3.说明（1）A、B双符号位，X、Y绝对值，X 小于 Y。（2）运算结束后，余数乘以2，与被除数同号。-n2.5.2 原码不恢复余数法（加减交替法）1.算法分析第二步:2r1-B=r20第三步:r2+B=r2(恢复余数)第四步:2r2-B=r32r2-B=2(r2+B)-B =2r2+B=r3 第二步:2r1-B=r20第三步:2r2+B=r3 (不恢复余数)第76页/共96页2.算法 ri

41、+1=2ri+(1-2Qi)Yri为正，则Qi为1，第i+1步作2ri-Y；ri为负，则Qi为0，第i+1步作2ri+Y。3.实例X=0.10110，Y=-0.11111，求X/Y，给出商Q和余数R。初值：A=X=00.10110 B=Y=00.11111 C=Q=0.00000-B=11.00001第77页/共96页步数 条件 操作 A C 00.10110 0.00000 1）为正-B 01.01100+11.0000100.011010.000012）为负-B00.11010+11.0000111.110110.000103）+B+00.1111111.101100.00101为正00.

42、10101Cn rQ1 Q2 Q3 r02r0r12r1r22r2r34）为正-B 01.01010+11.0000100.010110.01011Q4 2r3r4第78页/共96页步数 条件 操作 A C 00.01011 0.01011 6）为负 恢复余数+B+00.1111100.10110Q=-0.10110CnQ4 r45）为正-B 00.10110+11.0000111.101110.10110Q5 2r4r5r5R=0.101102-5X/Y=-0.10110+0.101102-5-0.11111第79页/共96页 4.运算规则（1）A、B取双符号位，X、Y取绝对值运算，X Y。

43、（2）根据余数的正负决定商值及下一步操作。（3）求n位商，作n步操作；若第n步余数为负，则第n+1步恢复余数，不移位。5.逻辑实现加法器输入端控制信号：+2A、+A、+B、+B、+1加法器输出端控制信号：A、C、Qi Cn、CPA、CPC 第80页/共96页2.5.3 补码不恢复余数法（加减交替法）如何判断是否够减？如何上商？如何确定商符？1.判够减(1)同号相除4 77 4-4-7-7-41-4 7-7 44-77-4010-43-7-3-(-4)-3-(-7)3够减不够减够减不够减够减：r与X、Y同号；不够减：r与X、Y异号。(2)异号相除 10 1 0+(-4)3+(-7)-3+4-3+

44、7 3够减够减不够减不够减够减：r与X同号,与Y异号；不够减：r与X异号,与Y同号。第81页/共96页（3）判断规则同号：作X补-Y补X补Y补够减：r补与Y补同号不够减：r补与Y补异号异号：作X补+Y补够减：r补与Y补异号不够减：r补与Y补同号2.求商值X补Y补同号：商为正异号：商为负够减商1不够减商0够减商0不够减商1(r、Y同号)(r、Y异号)(r、Y异号)(r、Y同号)够减商1不够减商0够减商0不够减商1(r、Y同号)(r、Y异号)(r、Y异号)(r、Y同号)(r、Y同号)(r、Y异号)(r、Y异号)(r、Y同号)够减商1不够减商0够减商0不够减商1上商规则：Qi=SriSY余数与除数同

45、号商1，异号商0。第82页/共96页3.算法 (ri+1)补=2ri补+(1-2Qi补)Y补ri补与Y补同号，则Qi补为1，第i+1步作2ri补-Y补；ri补与Y补异号，则Qi补为0，第i+1步作2ri补+Y补。4.求商符令X补=r0补r0补与Y补同号：Q0补=1异号：Q0补=0与实际商符相反商符5.商的校正X补Y补=(-1+2 +2 Qi补)+2 rn补Y补-n-in-1i=0-n商余数第83页/共96页真商=假商+1.00001=Q0.Q1Q2Qn-1求n-1位商(假商)X补Y补=(-1+2 +2 Qi补)+2 rn补Y补-n-in-1i=0-n商余数(1)2 Qi补n-1i=0-i(2)

46、2-n第n位商(末位商)恒置1(3)-1商符变反n位(4)余数求至rn第84页/共96页6.实例X=0.10110，Y=-0.11111，求X/Y，给出商Q和余数R。初值：A=X补=00.10110 B=Y补=11.00001 C=Q补=0.00000-B=00.11111步数 条件 操作 A C 00.10110 0.0000 1）异号+B 01.01100+11.0000100.01101 0.00002）同号+B00.11010+11.0000111.11011 0.0001Cn-1r、YQ1 Q2 r02r0r12r1r2求商符Q0 异号0 第85页/共96页5）+B+11.00001

47、00.1011011.10111步数 条件 操作 A C 11.11011 0.0001 3）异号-B 11.10110+00.1111100.10101 0.00104）异号+B01.01010+11.0000100.01011 0.0100Cn-1r、YQ3 Q2 r22r2r32r3r42r4r5假商=0.0100Q4 真商=0.0100+1.00001=1.01001Q=-0.10111 R=-0.010012X/Y=-0.10111+-0.010012-5-0.11111-5第86页/共96页 7.运算规则（1）A、B取双符号位，符号参加运算，X Y。（2）根据余数与除数的符号决定商

48、值及下一步操作。（3）求n-1位商，作n步操作（求出rn）。（4）对商校正（商符变反，第n位商恒置1）。8.逻辑实现加法器输入端控制信号：+2A、+B、+B、+1加法器输出端控制信号：A、C、Qi Cn-1、CPA、CPC 第87页/共96页 第六节 浮点四则运算浮点数真值：S=+R W J阶码Jf J1 Jm Sf W1 Wn浮点数机器格式：尾数阶符数符R：阶码底，隐含约定。J：阶码，为定点整数，补码或移码表示。其位数决定数值范围；阶符表示数的大小。W：尾数，为定点小数，原码或补码表示。其位数决定数的精度；数符表示数的正负。尾数规格化：1/2 W BJ，则BJ+1 BJ，BW，直到BJ=AJ

49、1.1010(2)0.0101 +0.1101AW+BW AW4.结果规格化 W 1应左移规格化应右移规格化第90页/共96页AJ-1 AJ若 Af1Af2=1,则右规：(1)11.0001 +00.100111.1010(2)00.0101 +00.110101.0010(-1/2除外)Af1Af2 A1AW11.1010若 Af1Af2A1+Af1Af2A1=1,则左规：01.0010Af1Af2 AWAJ+1 AJ第91页/共96页2.6.2 浮点乘法运算步骤：1.检测操作数是否为0。2.阶码相加。若阶码用移码表示，相加后浮点乘 定点加、定点乘3.尾数相乘。相乘前不需对阶。设A=2 AW

50、，B=2 BW AJBJAJ+BJAB=2 (AWBW)4.结果规格化。一般左规。令AJ=2+X，BJ=2+Y，AJ+BJ=2+2+(X+Y)nnnn-2=2+(X+Y)nn减2 修正。n第92页/共96页2.6.3 浮点除法运算步骤：1.检测操作数是否为0。2.AW BW?浮点除 定点减、定点除4.尾数相除。相除前不需对阶。设A=2 AW，B=2 BW AJBJ5.结果不再规格化。令AJ=2+X，BJ=2+Y，AJ-BJ=2-2+(X-Y)=X-Ynnnn+2 n加2 修正。nAJ-BJAB=2 (AWBW)3.阶码相减。若阶码用移码表示，相减后第93页/共96页例.0.10010.1101