组合逻辑电路PPT.pptx

《组合逻辑电路PPT.pptx》由会员分享，可在线阅读，更多相关《组合逻辑电路PPT.pptx（72页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、组合电路组合电路：输出仅由输入决定，与电路当前状：输出仅由输入决定，与电路当前状态无关；电路结构中态无关；电路结构中无无反馈环路（无记忆）反馈环路（无记忆）（2-1）第1页/共72页1.由给定的逻辑图写出逻辑关系表达式。由给定的逻辑图写出逻辑关系表达式。分析步骤：分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进用逻辑代数或卡诺图对逻辑表达式进行化简。行化简。3.列出输入输出状态表并得出结论。列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系2.1 2.1 组合逻辑电路的分析组合逻辑电路的分析和设计和设计2.1.1 2.1.1 组合逻辑电路的分析组合逻辑电

2、路的分析（2-2）第2页/共72页逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简 2 2 从输入到输出逐级写出例：例：（2-3）第3页/共72页最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4 （2-4）第4页/共72页逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式（2-5）第5页/共72页真值表真值表用与非门实现用与非门实现电路的输出Y只与输入A、B有关，而与输

3、入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能电路的逻辑功能（2-6）第6页/共72页（2-7）练习练习 逻辑图逻辑图逻辑表达式逻辑表达式第7页/共72页（2-8）电路的逻辑功能电路的逻辑功能 当当3个输入变量个输入变量A、B、C取值一致取值一致时，输出时，输出F=1，否则输出，否则输出F=0 所以这个电路可以判断所以这个电路可以判断3个个输入变量的取值是否一致，输入变量的取值是否一致，故称为判一致电路。故称为判一致电路。第8页/共72页任务任务要求要求最简单的最简单的逻辑电路逻辑电路2.1.2

4、2.1.2 组合逻辑电路组合逻辑电路的设计的设计 （2-9）逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象：1.根据因果关系确定输入、输出变量2.变量赋值 用 0 和 1 表示信号的不同状态3.根据功能要求列出真值表 根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。化简或变换：第9页/共72页组合逻辑电路的设计组合逻辑电路的设计真值表真值表电路功电路功能描述能描述例例例例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼

5、下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。1 穷举法 1 实际电路图：（2-10）第10页/共72页 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用同或门实现（2-11）第11页/共72页真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别

6、用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。1 穷穷举举法法 1 （2-12）第12页/共72页 2 逻辑表达式逻辑表达式最简与或最简与或表达式表达式化化简简 3 2 4 逻辑变换逻辑变换 3 4 （2-13）第13页/共72页 5 逻辑电路图逻辑电路图 5 （2-14）第14页/共72页练习练习：某：某工厂有工厂有A A、B B、C C三个车间和一个自备电三个车间和一个自备电站，站内有两台发电机站，站内有两台发电机G G1 1和和G G2 2。G G1 1的容量是的容量是G G2 2的的两倍。如果

7、一个车间开工，只需两倍。如果一个车间开工，只需G G2 2运行即可满足运行即可满足要求；如果两个车间开工，只需要求；如果两个车间开工，只需G G1 1运行，如果三运行，如果三个车间同时开工，则个车间同时开工，则G G1 1和和 G G2 2均需运行。试画出均需运行。试画出控制控制G G1 1和和 G G2 2运行的逻辑图。运行的逻辑图。设：设：A A、B B、C C分别表示三个车间的开工状态：分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。1.1.根据逻辑要求列状态表根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数

8、取“0”0”、“1”1”的含义。的含义。（2-15）第15页/共72页 逻辑要求：如果一个车逻辑要求：如果一个车间开工，只需间开工，只需G G2 2运行即可运行即可满足要求；如果两个车间满足要求；如果两个车间开工，只需开工，只需G G1 1运行，如果运行，如果三个车间同时开工，则三个车间同时开工，则G G1 1和和 G G2 2均需运行。均需运行。开工开工“1”不开工不开工“0”运行运行“1”不运行不运行“0”1.1.根据逻辑要求列状态表根据逻辑要求列状态表0111 0 0 1 01 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2 1

9、00011 0 1（2-16）第16页/共72页2.2.由状态表写出逻辑式由状态表写出逻辑式1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ABC00100111101111或由卡诺图可得相同结果或由卡诺图可得相同结果 3.3.化简逻辑式可得：化简逻辑式可得：（2-17）第17页/共72页4.4.用用“与与”门、门、“或或”门和门和“异或异或”门构成逻门构成逻辑电路辑电路 由逻辑表达式画出由逻辑表达式画出卡诺图，由卡诺图卡诺图，由卡诺图可知，该函数不可可知，该函数不可化简。化简。ABC0

10、0100111101111（2-18）第18页/共72页逻辑图逻辑图&=1 1 1C CG1G2A AB B&=1（2-19）第19页/共72页利用逻辑代数利用逻辑代数变换，全部用变换，全部用“与非与非”门门构构成逻辑电路。成逻辑电路。A BCA BC&G1G2（2-20）第20页/共72页本节小结本节小结组组合合电电路路的的特特点点：在在任任何何时时刻刻的的输输出出只只取取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实实现现组合电路的基础是逻辑代数和门电路。组合电路的基础是逻辑代数和门电路。组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图

11、图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等5种种方方法法来来描描述述，它它们们在在本本质上是相通的，可以互相转换。质上是相通的，可以互相转换。组组合合电电路路的的分分析析步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表表达达式式逻辑表达式化简逻辑表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。组组合合电电路路的的设设计计步步骤骤：列列出出真真值值表表写写出出逻逻辑辑表表达达式式或或画画出出卡卡诺诺图图逻逻辑辑表表达达式式化化简简和和变变换换画画出出逻逻辑图。辑图。在在许许多多情情况况下下，如如果果用用中中、大大规规模模集集成成电电路路来来实实现现组合函数，可以取

12、得事半功倍的效果。组合函数，可以取得事半功倍的效果。（2-21）第21页/共72页加法器加法器十进制与二进制十进制：十进制：0 09 9十个数码，十个数码，“逢十进一逢十进一”。在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态 (“1”“1”态和态和“0”0”态态)与数码对应起来

13、，采用与数码对应起来，采用二进制二进制。二进制：二进制：0 0、1 1二个数码，二个数码，“逢二进一逢二进一”。（2-22）第22页/共72页加法器加法器加法器加法器:实现二进制加法运算的电路实现二进制加法运算的电路进位进位如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位来的进位来的进位全加器实现全加器实现（2-23）第23页/共72页一、半加器 半加：实现两个一位二进制数相加，不考半加：实现两个一位二进制数相加，不考虑来自低位的进位。虑来自低位的进位。A AB B两个输入两个输入表示两个同位相加的数表示两个同位相加的数

14、两个输出两个输出S SC C表示半加和表示半加和表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：半加器：半加器：COCOA AB BS SC C （2-24）第24页/共72页半加器逻辑状态表半加器逻辑状态表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑表达式逻辑图逻辑图&=1=1.ABSC（2-25）第25页/共72页二、全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数B Bi iC Ci i-1表示低位来的进位表示低位来的进位输出输出表示本位和表示本位和表示向高位的进位表示向高位的进位C Ci iS Si i全加：实现两个一位二进

15、制数相加，且考虑全加：实现两个一位二进制数相加，且考虑来自低位的进位。来自低位的进位。逻辑符号：逻辑符号：全加器：全加器：AiBiCi-1SiCiCOCO CICI（2-26）第26页/共72页1.1.列逻辑状态表列逻辑状态表2.2.写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 1（2-27）第27页/共72页半加器构成的全加器半加器构成的全加器1AiBiCi-1SiC Ci iCOCO

16、COCO 逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&=1（2-28）第28页/共72页 全加器全加器SN74LS183SN74LS183的管脚图的管脚图1 11414SN74H183SN74H1831A1Ai i1B1Bi i1C1Ci-1i-11C1Ci i1S1Si i2C2Ci-1i-12C2Ci i2S2Si i2A2Ai i2B2Bi iU UCCCCGNDGND（2-29）第29页/共72页应用举例：用一片应用举例：用一片SN74LS183SN74LS183构成两位串行进构成两位串行进位全加器。位全加器。串行进位串行进位2B2Bi i2C2Ci-1i-

17、12S2Si i2C2Ci i全加器全加器2 22A2Ai i1B1Bi i1C1Ci-1i-11S1Si i1C1Ci i全加器全加器1 11A1Ai iA A1 1A A0 0B B1 1B B0 0D D1 1D D0 0C C1 1C C0 0A A0 0B B0 0A A1 1B B1 1+D D0 0D D1 1C C0 0C C1 1最低位相加，无下级来的进位数，故把最低最低位相加，无下级来的进位数，故把最低位的全加器的进位输入端位的全加器的进位输入端1C1Ci-1i-1接地。接地。（2-30）第30页/共72页编码器编码器 把二进制数码按一定规律编排，使每组数码把二进制数码按一

18、定规律编排，使每组数码具有一特定的含义，称为编码。具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N（2-31）第31页/共72页一、二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器编码器高低电平信号二进制代码（2-32）第32页/共72页1.1.分析要求：分析要求：输入有输入有8 8个信号，即个信号，即 N=8N=8，根据，根据 2 2n n N N 的关系

19、，的关系，即即 n=3n=3，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：a a、将、将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。b b、编码器每次只能对一个信号进行编码，不、编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。c c、设输入信号高电平有效。、设输入信号高电平有效。（2-33）第33页/共72页输入输入输输 出出Y2 Y1 Y00 0 10 1 11 0 10 0 00 1 01 0 01 1 01

20、1 1I0I1I2I3I4 4I5I6I7 7 2.2.列编码表：列编码表：（2-34）第34页/共72页 3.3.写出逻辑式并转换成写出逻辑式并转换成“与非与非”式式Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7Y1=I2+I3+I6+I7输入输入输输 出出Y Y2 2 Y Y1 1 Y Y0 00 0 10 0 10 1 10 1 11 0 11 0 10 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 01 1 11 1 1I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7=I4.I5.I6.I7=I2.I

21、3.I6.I7=I1.I3.I5.I7（2-35）第35页/共72页 4.4.画出逻辑图画出逻辑图1000000111I7I6I5I4I3I1I2&1 11 11 11 11 11 11 1Y2Y1Y0（2-36）第36页/共72页将十进制数将十进制数 0 09 9 编成二进制代码的电路编成二进制代码的电路二、二、二二 十进制编码器十进制编码器表示十进制数表示十进制数4位10个个编码器编码器高低电平信号二进制代码（2-37）第37页/共72页 列编码表：四位二进制代码可四位二进制代码可以表示十六种不同以表示十六种不同的状态，其中任何的状态，其中任何十种状态都可以表十种状态都可以表示示0 09

22、9十个数码，十个数码，最常用的是最常用的是84218421码。码。即从即从00000000 11111111四四位二进制数中取前位二进制数中取前十种状态，表示十种状态，表示0 0 9 9十个数字十个数字。0 00 00 0输输 出出输输 入入Y Y1 1Y Y2 2Y Y0 00 0(I I0 0)1 1(I I1 1)2 2(I I2 2)3 3(I I3 3)4 4(I I4 4)5 5(I I5 5)6 6(I I6 6)7 7(I I7 7)8 8(I I8 8)9 9(I I9 9)Y Y3 30001110100001111000110110 000 000000001118421

23、BCD8421BCD码编码表码编码表（2-38）第38页/共72页 写出逻辑式并化成写出逻辑式并化成“或非或非”门和门和“与非与非”门门Y3=I8+I9.=I4 +I6 I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9 I3+I7 I5+I7.=I2 +I6 I3+I7Y1=I2+I3+I6+I7（2-39）第39页/共72页画出逻辑图画出逻辑图10000000011101101001&1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 0（2-40）第40页/共72页当有当有两个或两个

24、以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。级别低的信号不予理睬。三、优先编码器（2-41）第41页/共72页T4147 T4147 编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3

25、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输 入入 （低电平有效低电平有效）输输 出（出（84218421反码反码）0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1

26、0 01 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0（2-42）第42页/共72页例:T4147:T4147集成优先编码器(10(10线-4-4线)T4147T4147T4147T4147引脚图引脚图低电平低电平有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8T4147（2-43）第43页/共72页译码器和数字显示译码器和数字显示译码是编码的反过程，它是将输入代码的组合译码是编码的反过程，它是将

27、输入代码的组合译成一个特定的输出信号。译成一个特定的输出信号。一、二进制译码器8个3位译码器二进制代码高低电平信号（2-44）第44页/共72页状状 态态 表表 例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01

28、 1 1 0 0 0 0 0 0 0 1输输 出出（2-45）第45页/共72页写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C（2-46）第46页/共72页逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000（2-47）第47页/共72页例：例：二位二进制译码器（输出低电平有效）二位二进制译码器（输出低电平有效）逻辑状态表逻辑状态表逻逻辑辑式式A1A0Y0Y1Y2Y3000111011011101101111110（2-48）第48页/共72页&1 11 1A

29、 A1 1A A0 0逻辑图逻辑图（2-49）第49页/共72页2-42-4线译码器线译码器74LS13974LS139的内部线路的内部线路输入输入输出输出A A1 1A A0 0&1 11 1加了加了1 1个控制端个控制端1 1（2-50）第50页/共72页74LS13974LS139的功能表的功能表S=1S=1时，时，4 4个输出均为个输出均为1 1，A A0 0、A A1 1输入无效；输入无效；S=0S=0时，输出的状态由时，输出的状态由A A0 0、A A1 1决定。决定。符号上加符号上加“”表示低电平有效。表示低电平有效。（2-51）第51页/共72页74LS13974LS139管脚

30、图管脚图一片一片139139中中含两个含两个2 24 4线译码器线译码器引线上加引线上加“o”o”也表示低电平有效。也表示低电平有效。（2-52）第52页/共72页二、二、二二-十进制显示译码器十进制显示译码器数字系统中运行的是二进制数，但在数字测量仪表和各种显示系统中，为了便于表示测量和运算的结果以及对系统的运行情况进行监测，常需将数字量用人们习惯的十进制字符直观地显示出来，这就要靠专门的译码电路把二进制数译成十进制字符，通过驱动电路由数码显示器显示出来。在中规模集成电路中，常把译码和驱动电路集于一体，用来驱动数码显示管。二二 十十进进制制代代码码译码器驱动器显示器（2-53）第53页/共7

31、2页半导体数码管半导体数码管由由7 7个个发光发光二极管按一定形状组合后封装二极管按一定形状组合后封装而成。每个发光二极管实质上而成。每个发光二极管实质上是一个是一个PNPN结，当外加正向电结，当外加正向电压时发光。右图是由压时发光。右图是由7 7只条状只条状发光二极管和发光二极管和1 1只点状发光二只点状发光二极管组成的半导体数码管。极管组成的半导体数码管。7 7只条状发光二极管分别为只条状发光二极管分别为8 8字字图形的一段，控制不同字段的图形的一段，控制不同字段的二极管发光，就可显示不同的字形。如二极管发光，就可显示不同的字形。如7 7段全亮时，就段全亮时，就显示数字显示数字“8”8”。

32、1.1.半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成（2-54）第54页/共72页gfedcba 1.1.半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例：共阳极接法共阳极接法a b c d e f g 1 0 0 1 1 1 10 0 1 0 0 1 0低低电电平平时时发发光光高高电电平平时时发发光光abcdefg共阴极接法共阴极接法共阳极接法共阳极接法abcgdef+dgfecbagfedcba（2-55）第55页/共72页 2.2.七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码(共阳极共阳极

33、)100110000007个个4位位（2-56）第56页/共72页七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 1 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 1 1 71 0 0 0 0 0 0 0 0 0 0 81 0 0 1

34、0 0 0 1 1 0 0 9输输 入入输输 出出显示显示数码数码若使用共阴极数码管，则将表中的若使用共阴极数码管，则将表中的0 0和和1 1对换。对换。（2-57）第57页/共72页把上页状态表写出逻辑式并化简得：把上页状态表写出逻辑式并化简得：按上述逻辑关系并增添试灯、灭灯等功能，集成按上述逻辑关系并增添试灯、灭灯等功能，集成为一片芯片，型号为一片芯片，型号74LS4774LS47，其管脚图如下页。，其管脚图如下页。（2-58）第58页/共72页显示译码器显示译码器74LS4774LS47的管脚图的管脚图1 1161674LS4774LS47B BC CLTLTD DA Ae ea ab

35、bc cd df fg gU UccccGNDGNDRBIRBI图中第图中第3 3、4 4、5 5脚均是脚均是低电平有效低电平有效。故有的书用符号：。故有的书用符号：LTLT、RBIRBI表示。表示。（2-59）第59页/共72页显示译码器74LS47的逻辑功能表输 入输 出显 示D Aa g1000000008（试灯）8421码译码显示09LTLTRBIRBI11 100000111111111动态灭灯 01111111熄灭（2-60）LT-试灯输入端，用来测试七段数码管的好坏。RI-熄灭信号输入端，可控制数码管是否显示。RBO-灭零信号输出端。RBI-灭零输入端，用来熄灭不需要显示的0。第

36、60页/共72页74LS4774LS47与七段显示与七段显示器件的连接器件的连接显示译码器显示译码器输出与数码管对输出与数码管对接时，要分别串接时，要分别串一只一只100100 的限流的限流电阻，否则烧坏电阻，否则烧坏数码管。数码管。b bf fa ac c d d e eg gb bf fa ac c d d e eg gD D C C B B A A+5V+5VGNDGNDLTLTRBIRBI+5V+5V（2-61）第61页/共72页74LS4774LS47与七段显示与七段显示器件的连接器件的连接显示译码器输显示译码器输出与数码管对接出与数码管对接时，七段发光二时，七段发光二极管也可以共用

37、极管也可以共用一只一只100100 的限流的限流电阻，只要电阻电阻，只要电阻功率足够。功率足够。b bf fa ac c d d e eg gb bf fa ac c d d e eg gD D C C B B A A+5V+5VGNDGNDLTLTRBIRBI+5V+5V（2-62）第62页/共72页数据分配器和数据选择器数据分配器和数据选择器 在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到接收端

38、，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。使能端使能端多路选择器多路选择器多路分配器多路分配器发发送送端端接接收收端端IYD0D1D2D3SA0A1传输线传输线A0A1D0D1D2D3S数据选数据选择控制择控制数据分数据分配控制配控制（2-63）第63页/共72页一、一、数据选择器数据选择器从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0控制信号控制信号

39、（2-64）第64页/共72页多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及 A/D A/D 转换器中。转换器中。由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式CT74LS153功能表功能表使能使能选选 择择输出输出SA0A1Y10000001100110D3D2D1D0 1SA11D31D21D11D01W 地地CT74LS153（双（双4选选1）2D32D22D12D02WA02SUCC15141312111091613245678（2-65）第65页/共72页二、二、数据分配器数据分配器将一个数据将一个数据分时分时分送到多个输出端输出。分送到多个输出端输出。数

40、数据据输输入入控制信号控制信号使能端使能端D DY Y0 0Y Y1 1Y Y2 2Y Y3 3S SA A1 1A A0 0数据输出端数据输出端确定芯片是否工作确定芯片是否工作确定将信确定将信号送到哪号送到哪个输出端个输出端（2-66）第66页/共72页数据分配器的功能表数据分配器的功能表Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0使能使能控控 制制输输 出出S SA A0 0A A1 11 10 00 00 00 00 00 01 11 10 00 01 11 10 0D D0 00 00 0 0 00 0D D0 00 00 00 00 0D D0 00 00 00 00 0D D（2-67）第67页/共72页由 开 关 组 成 的 逻 辑 电 路 如 图 所 示，设 开 关 A、B 分 别 有 如 图 所 示 为“0”和“1”两 个 状 态，则 电 灯 亮 的 逻 辑 式 为()。（2-68）第68页/共72页由 开 关 组 成 的 逻 辑 电 路 如 图 所 示，设 开 关 接通 为“1”，断 开 为“0”，电 灯 亮 为“1”，电 灯 暗 为“0”，则 该 电 路 的 逻 辑 式 为()。(a)F 0(b)F 1 (c)F A（2-69）第69页/共72页（2-70）第70页/共72页（2-71）第71页/共72页感谢您的观看！第72页/共72页