数字电子技术基础.pdf

《数字电子技术基础.pdf》由会员分享，可在线阅读，更多相关《数字电子技术基础.pdf（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、178/14 实验二组合逻辑电路分析与测试 一、实验目的 1掌握组合逻辑电路的分析方法。2验证半加器和全加器电路的逻辑功能。3了解两个二进制数求和运算的规律。4学会数字电子线路故障检测的一般方法。二、实验原理 1分析逻辑电路的方法：根据逻辑电路图-写出逻辑表达式-化简逻辑表达式（公式法、卡诺图法）-画出逻辑真值表-分析得出逻辑电路解决的实际问题（逻辑功能）。2实验线路（1）用与非门组成的半加器，如图 4-4-1 所示。图 4-4-1 与非门组成的半加器（2）用异或门组成的半加器，如图 4-4-2 所示。图 4-4-2 异或门组成的半加器（3）用与非门、与或非门和异或门组成的全加器，如图 4-4

2、-所示：3集成块管脚排列图见附录 三、实验仪器及器材 数字实验箱 集成块 74LS00 集成块 74LS54集成块 74LS86&000&000&000&000&000X2X1SnCnX3AB&000=1000&000ABSnCn179/14 万用表 65V 直流电源 图 4-4-3 与非门、与或非门和异或门组成的全加器 四、实验内容及步骤 检查所用集成块的好坏。测试用与非门组成的半加器的逻辑功能。（1）按图 4-4-1 接线，先写出其逻辑表达式，然后将输入端 A、B 接在实验箱逻辑控制开关插孔，X1、X2、X3、Sn、分别接在电平显示插孔接好线后，进行测试。（2）改变输入端 A、B 的逻辑状

3、态，观察各点相应的逻辑状态，将结果填入表 4-4-1中，测试完毕，切断电源，分析输出端逻辑状态是否正确。表 4-4-1 测试用异或门和与非门组成的半加器的逻辑功能 （1）按图 4-4-2 接线，将输入端 A、B 分别接在逻辑控制开关插孔，、Sn分别接在电平显示插孔，接好线后进行测试。（2）改变输入端 An、Bn的逻辑状态，观察 Sn和的显示状态，并将测试结果填入表 4-4-2 中，并分析结果正确与否。若输出有误，分析其原因并查找故障点。测试用与非门、与或非门组成的全加器的逻辑功能。（1）按图 4-4-3 接线，输入端 An、Bn、-1分别接逻辑控制开关插孔,Sn、分别接电平显示插孔，接好线后进

4、行测试。输入端 输 出 端 A B X1 X2 X3 Sn 0 0 0 1 1 0 1 1 CnSnCn-1AnBn=1000&000=1000+180/14 表 4-4-2（2）改变 An、Bn、-1的输入状态，观察输出 Sn和相应的逻辑状态，将观察结果填入表 4-4-3 中。切断电源后，分析结果正确与否，若输出有误，分析其原因并查找故障点。表 4-4-3 五、实验注意事项 1实验接线前首先验证用到的与或非、异或、与非门的逻辑功能，检查集成块是否完好。2与或非、异或、与非门中，当某一组输入端不用时，应按规定处理。六、实验报告要求 1分析逻辑电路图，说明逻辑电路的功能。2对逻辑电路的功能进行实

5、验测试，并记录测试结果。3分析组合电路实验的体会。实验三 组合逻辑电路的设计与测试 一、实验目的 1掌握组合逻辑电路的设计与测试方法。2进一步提高归纳逻辑问题的能力。二、实验原理 1使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。设输入端 被加数 A 0 0 1 1 加 数 B 0 1 0 1 输出端 半加和 Sn 进 位 输入端 被加数 An 0 1 0 1 0 1 0 1 加数 Bn 0 0 1 1 0 0 1 1 低位进位-1 0 0 0 0 1 1 1 1 输出 全加和 Sn 进位 181/14 计组合电路的一般步骤如图 4-5-1 所示。图 4-5-1 组合逻辑电路设

6、计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。2组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：根据题意列出真值表如表 4-5-1 所示，再填入卡诺图表 4-5-2 中。表 4-5-1 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0

7、 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 表 4-5-2 DA BC 00 01 11 10 00 01 1 11 1 1 1 10 1 182/14 由卡诺图得出逻辑表达式，并演化成“与非”的形式。ZABCBCDACDABD ABCACDBCDABC 根据逻辑表达式画出用“与非门”构成的逻辑电路如图 4-5-2 所示。图 4-5-2 表决电路逻辑图 用实验验证逻辑功能在实验装置适当位置选定三个 14P 插座，按照集成块定位标记插好集成块 CC

8、4012。按图 4-5-2 接线，输入端 A、B、C、D 接至逻辑开关输出插口，输出端 Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表 4-5-1 进行比较，验证所设计的逻辑电路是否符合要求。三、实验仪器与器件 15V 直流电源 2逻辑电平开关 3逻辑电平显示器 4直流数字电压表 5CC40112（74LS00）CC40123（74LS20）CC4030（74LS86）CC4081（74LS08）74LS542(CC4085)CC4001(74LS02)四、实验内容及步骤 1按图 4-5-1 接线验证四人表决器逻辑功能。2设计一个三人表

9、决器，设计要求 A 具有否决权，用与非门完成电路，要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。3三人表决器列出真值表如表 4-5-1 表 4-5-1 输 入 输 出 A B C Y 0 0 0 0 0 1 183/14 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 4根据三人表决器真值表，画出三变量逻辑卡诺图 5三人表决器设计参考电路图 4-5-3 图 4-5-3 三人表决 A 具有否决权电路逻辑图*6下列设计题目供同学们根据自己的学习兴趣选做（1）数据 X 围指示器的设计与实验：设 A、B、C、D 是 4 位二进制数码，可用来表示 16 个十

10、进制数。设计一个组合逻辑电路，使之能区分下列三种情况 0X4；5X9；10X15：要求用与非门及八选一数据选择器两种方法实现。（2）数码转换电路的设计与实验：有一测试系统的测试结果是以二进制数码表示，数的 X 围为 013，要求用两个七段数码管显示十进制数，试设计将二进制数码转换成 2 位 8421BCD 码的电路。（3）奇偶校验电路的设计与实验：用一个 3 线8 线译码器和最少的门电路设计一个奇偶校验电路，要求当输入的四个变量中有偶数个 1 时输出为 1，否则为 0。（4）3 位二进制加减器的设计与实验 有进位输出的 3 位二进制全加器的设计与实验：全加器的输入变量是被加数Bi、加数 Ai以

11、及低位送来的进位 Ci，输出函数为和数 Si 及向高位发出来的进位 Ci+1，下标 i 为二进制数的第 i 位。要求设计一个 3 位二进制全加器。&000&000&000ACBY184/14 3 位二进制全减器的设计与实验：全减器输入变量为被减数 Xi、减数 Yi以及低位送来的借位 Bi，全减器的输出为差数 Di，以及向高位发出的借位 Bi+1，下标 i 为二进制数的第 i 位。(4)要求设计一个 3 位二进制全减器。3 位二进制加减器的设计与实验：在控制变量控制下，既能做加法运算又能做减法运算的电路称为加减器。其输入变量为加数 Ai(被减数 Xi)、被加数 Bi(减数 Yi)、低位来的进位

12、Ci(借位 Bi)，以及控制加减运算的控制变量 M。当 M 为高电平时做加法运算，当 M 为低电平时做减法运算。其输出端有两个：一是和(差)数 Si（Di），另一个是向高位发出的进位 Ci1：(借位 Bi+1)。设计一个 3 位二进制加减器。（5）编码器、译码器的设计与实验 8421BCD 编码器的设计与实验：此电路具有 10 个数码输入端 09，当某一输入端为高电平而其余输入端全为低电平时，表示有某一个十进制数码输入，输出仍为相应的 4 位二进制数码，这个数码称做 BCD 码。试设计一个 BCD 码编码器。8421BCD 译码器的设计与实验：此电路有输入端四个，输入 8421BCD 码；有十

13、个输出端，分别表示十进制数码 09。当某一输出为高电平时，表示相应的 8421BCD码被译出，此电路与上述编码器连起来，可以互相校验设计的正确性。试设计一个8421BCD 码译码器。（6）显示电路的设计与实验：设计一个显示电路，用七段译码器显示 A、B、C、D、E、F、G 和 H 8 个英语字母。要求先用 3 位二进制数对这些字母进行编码，然后进行译码显示。(7)血型关系检测电路的设计与实验：人类有四种血型：A、AB、B 和 O 型。输血时。输血者和受血者必须符合图 4-5-4 的规定，即 O 型血可以输给任何血型的人，但是 O 型血的人只能接收 O 型血；AB 型血的人只能输给 AB 型血的

14、人；但 AB 型血的人能接受所有血型的血；A 型可以输给 A 型及 AB 型血的人，而 A 型血的人能接受 A 型血及O 型血；B 型血输给 B 型及 AB 型血的人，而 B 型血的人能接受 B 型血及 O 型血。试用与非门设计一电路，判断输血和受血者是否符合规定。如符合，输出为 1，否则输为 0。图 4-5-4 血型关系示意图 五、实验注意事项 1根据所给的标准器件完成设计组合电路的任务，并画出逻辑电路图。2实验接线前应先验证用到的与非门的逻辑功能，检查其好坏。ABABOABABO185/14 3当与非门中某一端不用时应作处理。4实验课前同学们利用课余时间设计好逻辑电路图。5带*的实验项目为

15、选做内容。六、实验报告要求 1写出所选题目的实验步骤和测试方法。2根据所选用的器件画出逻辑电路图，并安装调试电路。3分析实验结果，排除实验过程中出现的故障。4组合电路设计体会。实验四 译码器及其应用 一、实验目的 1掌握中规模集成译码器的逻辑功能和使用方法。2熟悉数码管的使用方法。二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻186/14 译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用

16、译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。1变量译码器（又称二进制译码器），用以表示输入变量的状态，如 2 线4 线、3 线8 线和 4 线16 线译码器。若有 n 个输入变量，则有 2n个不同的组合状态，就有 2n个输出端供其使用。而每一个输出所代表的函数对应于 n 个输入变量的最小项。以 3 线8 线译码器 74LS138 为例进行分析，图 4-6-1(a)、(b)分别为其逻辑图及引脚排列。其中 A2、A1、A0为地址输入端，0Y7Y为译码输出端，S1、2S、3S为使能端。当 S11，2S3S0 时，器件使能，地址码所指定的输出端有信号（为 0）输出，其它所有输出端均

17、无信号（全为 1）输出。当 S10，2S3SX 时，或 S1X，2S3S1 时，译码器被禁止，所有输出同时为 1。(a)(b)图 4-6-1 38 线译码器 74LS138 逻辑图及引脚排列 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图 4-6-2 所示。若在 S1输入端输入数据信息，2S3S0，地址码所对应的输出是 S1数据信息的反码；若从2S端输入数据信息，令S11、3S 0，地址码所对应的输出就是2S端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。根据输入地址的不同组合译出

18、唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。二进制译码器还能方便地实现逻辑函数，如图 4-6-3 所示，实现的逻辑函数是 ZCBACBACBAABC 187/14 图 4-6-2 作数据分配器图 4-6-3 实现逻辑函数 利用使能端能方便地将两个 3/8 译码器组合成一个 4/16 译码器，如图 4-6-4 所示。图 4-6-4 用两片 74LS138 组合成 4/16 译码器 2数码显示译码器(1)七段发光二极管(LED)数码管 LED 数码管是目前最常用的数字显示器，图 4-6-5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引

19、出脚功能图。一个 LED 数码管可用来显示一位 09 十进制数和一个小数点。小型数码管（0.5寸和 0.36 寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为 22.5V，每个发光二极管的点亮电流在 510mA。LED 数码管要显示 BCD 码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。(a)共阴连接（“1”电平驱动）(b)共阳连接（“0”电平驱动）188/14 (c)符号及引脚功能 图 4-6-5 LED 数码管(2)BCD 码七段译码驱动器 此类译码器型号有 74LS47（共阳），74LS48（共

20、阴），CC4511（共阴）等，本实验系采用CC4511 BCD 码锁存七段译码驱动器。驱动共阴极 LED 数码管。图 4-6-6 为 CC4511引脚排列。图 4-6-6 CC4511 引脚排列 其中 A、B、C、D BCD 码输入端,a、b、c、d、e、f、g 译 码输出端，输出“1”有效，用来驱动共阴极 LED 数码管。LT 测试输入端，LT“0”时，译码输出全为“1”BI 消隐输入端，BI“0”时，译码输出全为“0”LE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在 LE0 时的数值，LE0 为正常译码。CC4511 内接有上拉电阻，故只需在输出端与数码管笔段之间串入限

21、流电阻即可工作。译码器还有拒伪码功能，当输入码超过 1001 时，输出全为“0”，数码管熄灭。在数字电路实验装置上已完成了译码器 CC4511 和数码管 BS202 之间的连接。实验时，只要接通+5V 电源和将十进制数的 BCD 码接至译码器的相应输入端 A、B、C、D即可显示 09 的数字。四位数码管可接受四组 BCD 码输入。CC4511 与 LED 数码管的连接如图 4-6-7 所示。189/14 图 4-6-7 CC4511 驱动一位 LED 数码管 表 4-6-1 输入 输出 S1 2S+3S A2 A1 A0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 1 0 0 0 0 1

22、0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 三、实验仪器与器件 1、5V 直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、拨码开关组 7、译码显示器 8、74LS1382 CC4511 四、实验内容及步骤 174LS138 译码器逻辑功能测试。将译码器使能端 S1、2S、3S及地址端 A2、A1、A0分别接至逻辑电平开关输出口，190/14 八个输出端07YY 依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表 4-6-1 逐项测试 74LS138

23、 的逻辑功能。表 4-6-2 输入 输出 LE BI LT D C B A a b c d e f g 显示字形 0 0 1 0 1 1 0 0 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 2数据拨码开关

24、的使用。将实验装置上的四组拨码开关的输出 Ai、Bi、Ci、Di分别接至 4 组显示译码驱动器 CC4511 的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表 4-6-2 输入的要求揿动四个数码的增减键（“”与“”191/14 键）和操作与 LE、BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与 LED 数码管显示的对应数字是否一致，及译码显示是否正常。3用两片 74LS138 组合成一个 4 线 16 线译码器，自己设计表格，并进行实验。4用 74LS138 构成时序脉冲分配器 参照图 4-6-2 和实验原理说明，时钟脉冲 CP 频率约为 10KHz，要求分配器输出端0Y7Y的信号与 CP 输入信号同相。画出分配器的实验电路，用示波器观察和记录在地址端 A2、A1、A0分别取 000111 8 种不同状态时0Y7Y端的输出波形，注意输出波形与 CP 输入波形之间的相位关系。五、实验注意事项 1实验前应复习有关译码器和分配器的原理。2为保证实验顺利进行，实验前先了解中规模集成电路管脚的作用。3注意器件电源的极性和管脚排列。六、实验报告要求 1画出实验线路，把观察到的波形画在坐标纸上，并标出对应的地址码。2根据实验内容，画出所需的实验线路，填好实验数据记录表格。3对实验结果进行分析、讨论。