《图设计学习教程.pptx》由会员分享，可在线阅读，更多相关《图设计学习教程.pptx（101页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、本章概要版图设计入门版图设计规则基本工艺层版图版图设计方法设计举例简单逻辑门的版图设计第1页/共101页1.版图设计入门版图设计的定义n版图（layout）：n版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。n集成电路制造厂家根据这些数据来制造掩膜。n版图设计：n版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。第2页/共101页1.版图设计入门版图设计的内容n设计内容：n布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置n布线：设计走线，实现管间、门间、单元间的互连n尺寸确定：
2、确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等第3页/共101页1.版图设计入门版图设计的目标n设计目标：n满足电路功能、性能指标、质量要求n尽可能节省面积，以提高集成度，降低成本n尽可能缩短连线，以减少复杂度，缩短延时、改善可靠性第4页/共101页1.版图设计入门EDA工具的作用n版图编辑（Layout Editor）n规定各个工艺层上图形的形状、尺寸和位置n布局布线（Place and route）n给出版图的整体规划和各图形间的连接n版图检查（Layout Check）n设计规则检验（DRC,Design Rule Check）n电气规则检查（ERC,El
3、ectrical Rule Check）n版图与电路图一致性检验（LVS,Layout Versus Schematic）第5页/共101页1.版图设计入门EDA工具种类 目前很多集成电路的设计软件都包含有设计版图的功能，如：nCadence公司的Virtuoso LayoutnSynopsys公司的ColumbianMentor Graphics公司的IC Station SDLnTanner公司的L-editn中国华大的熊猫系统第6页/共101页2.设计规则什么是设计规则n设计规则（Design Rule）n因IC制造水平及物理极限效应对版图几何尺寸提出的限制要求；n是各集成电路制造厂家根
4、据本身的工艺特点和技术水平而制定的；n设计人员与工艺人员之间的接口与“协议”；n版图设计必须无条件的服从的准则。第7页/共101页2.设计规则用特定工艺制造电路的物理掩膜版图都必须遵循一系列几何图形排列的规则，这些规则称为版图设计规则。由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则通常规定芯片上诸如金属和多晶硅的互连或扩散区等物理现象的最小允许线宽、最小特征尺寸以及最小允许间隔。制定设计规则的主要目的是为了在制造时能用最小的硅片面积达到较高的成品率和电路可靠性。什么是设计规则第8页/共101页2.设计规则设计规则与性能和成品率的关系n严格遵守设计规
5、则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。n一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。n设计规则并不是区分错误设计和正确设计的分界线。n遵守版图设计规则通常大大增加电路成品率的可能性。n违反某些具体设计规则可使电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。第9页/共101页2.设计规则设计规则包括几何规则、电学规则以及走线规则。主要介绍几何规则。几何设计规则通常有以下两类：1微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。2准则：用单一参数表示版图规则，所有的几何尺寸都与成线性比例。设计规则分类第10
6、页/共101页2.设计规则设计规则分类拓扑设计规则（绝对值）最小宽度最小间距最短露头离周边最短距离设计规则（相对值）最小宽度w=m最小间距s=n最短露头t=l离周边最短距离d=h 由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关第11页/共101页2.设计规则宽度规则（width rule）（1）宽度指封闭几何图形的内边之间的距离最小宽度最大宽度第12页/共101页2.设计规则间距规则（Separation rule）（1）间距指各几何图形外边界之间的距离同一工艺层的间距(spacing)不同工艺层的间距(separation)第13页/共101页2.设计规则交
7、叠规则（Overlap rule）（1）交叠有两种形式：（1）一几何图形内边界到另一图形的内边界长度（intersect）（2）一几何图形外边界到另一图形的内边界长度（enclosure）intersectenclosureAB第14页/共101页2.设计规则因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切。另一方面，逻辑门精密的版图设计需要花费很多的时间与精力。这在按照严格的限制对电路的面积和性能进行优化时是非常需要的。但是，对大多数数字VLSI电路的设计来说，自动版图生成是更好的选择（如用标准单元库，
8、计算机辅助布局布线）。为判断物理规范和限制，VLSI设计人员对物理掩膜版图工艺必须有很好的了解。第15页/共101页2.设计规则CMOS逻辑门掩膜版图的设计是一个不断反复的过程。首先是电路布局（实现预期的逻辑功能）和晶体管尺寸初始化（实现期望的性能规范）。绘制出一个简单的电路版图，在图上显示出晶体管位置、管间的局部互连和接触孔的位置。第16页/共101页第17页/共101页2.设计规则第18页/共101页第19页/共101页2.设计规则有了合适的版图结构后，就可以根据版图设计规则利用版图编辑工具绘出掩膜层。这个过程可能需要多次反复以符合全部的设计规则，但基本布局不应有太大的改变。进行DRC（设
9、计规则检查）之后，就在完成的版图上进行电路参数提取来决定实际的晶体管尺寸，更重要的是确定每个节点的寄生电容。提取步骤完成后，提取工具会自动生成一个详细的SPICE输入文件。现在就可以使用提取的网表通过SPICE仿真确定电路的实际性能。第20页/共101页2.设计规则如果仿真出的电路性能（如瞬态响应时间或功耗）与期望值不相符，就必须对版图进行修改并重复上面的过程。版图修改主要是对晶体管尺寸中的宽长比进行修改。这是因为管子的宽长比决定器件的跨导和寄生源极和漏极电容。为了减小寄生效应，设计者也必须考虑对电路结构进行局部甚至全部的修改。第21页/共101页第22页/共101页掩膜版图设计流程 第23页
10、/共101页2.设计规则通过对CMOS反相器掩膜版图的设计来逐步讲解版图设计规则的应用。CMOS反相器版图设计 首先，我们要根据设计规则生成每个晶体管。假设我们要设计一个具有最小晶体管尺寸的反相器。扩散区接触孔的最小尺寸（能满足源极与漏极互连）、扩散区接触孔到有源区两边的最小间隔决定了有源区的宽度。有源区上多晶硅层（晶体管的栅极）的宽度通常取最小宽度。第24页/共101页2.设计规则CMOS反相器版图设计确定晶体管最小尺寸的设计规则 第25页/共101页2.设计规则 P型MOS管必须放在n阱区。PMOS的有源区、n阱和n区的最小重叠区决定n阱的最小尺寸。n有源区同n阱间的最小间距决定了nMOS
11、管和pMOS管间的距离。通常，将nMOS管和pMOS管的多晶硅栅极对准，这样可以由最小长度的多晶硅线条组成栅极连线。在一般版图中要避免出现长的多晶硅连接的原因在于多晶硅线条过高的寄生电阻和寄生电容会导致明显的RC延时。CMOS反相器版图设计第26页/共101页CMOS反相器中决定nMOS和pMOS管的间距的设计规则 第27页/共101页2.设计规则掩膜版图的最后一步是在金属中形成输出节点VDD和GND接触孔间的局部互连。掩膜版图中的金属线尺寸通常由金属最小宽度和最小金属间距（同一层上的两条相邻线间）决定。注意，为了得到合适的偏置，n阱区必须也有一个VDD接触孔。CMOS反相器版图设计第28页/
12、共101页CMOS反相器的最终掩膜版图 第29页/共101页下图所示为两个简单的CMOS反相器电路的版图。注意，图中pMOS晶体管的沟道宽度比nMOS的要大，这是典型的对称反相器结构。其中设定kR接近1。第30页/共101页2.设计规则了解了典型的CMOS反相器掩膜版图设计的主要步骤后，要强调的是，这里举的例子仅仅是这个电路许多可能的版图中的一种。版图设计规则对掩膜几何排列有一系列的限制，但是，全定制版图设计过程在器件尺寸、单个器件定位以及器件间互连布线方面都允许有一定的变化范围，甚至对只有两个晶体管组成的简单电路也是如此。根据主要的设计标准和设计规范（如整个硅区的最小化、延时的最小化、输入输
13、出引脚的定位等），人们可以选择某个掩膜版图设计方案。注意，随着电路复杂度的增加，例如设计中使用到的晶体管数量的增加，可能的版图数量也会增加。CMOS反相器版图设计第31页/共101页2.设计规则最小宽度与最小间距（1）第32页/共101页2.设计规则最小宽度与最小间距（2）第33页/共101页2.设计规则距离周边最小距离第34页/共101页2.设计规则最短露头第35页/共101页2.设计规则通孔与接触孔第36页/共101页2.设计规则层间互连约束Metal2不能直接接有源区、多晶硅Metal1、Metal2、poly不能直接对准第37页/共101页2.设计规则工艺误差工艺误差显影：光衍射导致边
14、缘模糊化刻蚀：横向刻蚀，使边缘加粗注入：横向注入导致n+/p+区沿水平方向有不期望的扩大刻蚀限制最小宽度第38页/共101页2.设计规则物理极限物理极限串扰：导线过细及间距过短，会使相邻导线发生电耦合电迁移：铝条过细及间距过短，电迁移作用更明显横向注入限制了有源区间距第39页/共101页2.设计规则常见工艺误差第40页/共101页2.设计规则违背设计规则带来的误差（1）若两层掩膜未对准会产生问题，如金属塞图形与n+区未对准会导致n+有源区与p型衬底之间发生短路第41页/共101页2.设计规则违背设计规则带来的误差（2）符合设计规则符合设计规则不符合设计规则 源、漏短路不符合设计规则 源、漏变窄
15、第42页/共101页2.设计规则违背设计规则带来的误差（3）符合设计规则不符合设计规则有源区接触不良第43页/共101页2.设计规则违背设计规则带来的误差（4）接触孔下不得有多晶或有源区边缘第44页/共101页3.基本工艺层版图N阱第45页/共101页3.基本工艺层版图有源区有源区（Active）用于制作nFET和pFET被场氧（FOX）所隔开第46页/共101页3.基本工艺层版图掺杂硅区:n+掺杂硅区nSelect掺As或P,用于制作nFETpSelect掺B,用于制作pFET属于有源区的一部分第47页/共101页3.基本工艺层版图掺杂硅区:p+第48页/共101页3.基本工艺层版图多晶硅多
16、晶硅（Poly Si）掩蔽n+、p+掺杂作为MOS栅电容的上导电极板第49页/共101页3.基本工艺层版图nFET的形成第50页/共101页3.基本工艺层版图pFET的形成第51页/共101页3.基本工艺层版图实际尺寸与设计尺寸的差别第52页/共101页3.基本工艺层版图版图尺寸最终尺寸n版图尺寸（设计值）芯片的最终尺寸（有效值）n设计值L=多晶硅的线宽Wpn有效值Leff=L-LWpnFET沟道长度n设计值W=有源区Wan有效值Weff=W-WWanFET沟道宽度n分析FET特性时n应用Leff、Weff、Weff/Leffn不要用L、W、W/L第53页/共101页3.基本工艺层版图有源区接
17、触有源区接触（Active Contact）:硅与互连金属的接触第54页/共101页3.基本工艺层版图金属层：与有源区接触金属层1（Metal1）信号互连线电源线、地线Metal1至有源区接触的最小间距Metal1线的最小宽度第55页/共101页3.基本工艺层版图金属层：多接触孔第56页/共101页3.基本工艺层版图金属层：与源/漏接触第57页/共101页3.基本工艺层版图金属层:与多晶接触第58页/共101页3.基本工艺层版图串联的nFET第59页/共101页3.基本工艺层版图并联的nFET第60页/共101页3.基本工艺层版图通孔通孔（Via）:形成相邻两层金属之间的互联第61页/共101
18、页3.基本工艺层版图CMOS版图特点n每当有源区被nSelect包围时就形成n+n每当有源区被pSelect包围时就形成p+n每当多晶穿越n+区时就形成nFETn每当多晶穿越p+区时就形成pFETn若无接触孔（有源区接触、多晶接触、通孔），n+、p+、多晶硅、各层金属即使相互交叉，也不会形成电连接第62页/共101页3.基本工艺层版图示例:（1）版图纵向结构P阱CMOS反相器版图第63页/共101页3.基本工艺层版图示例:（2）版图纵向结构掩膜版CMOS反相器-p_well第64页/共101页3.基本工艺层版图示例:（3）CMOS反相器-Active第65页/共101页3.基本工艺层版图示例:
19、（4）CMOS反相器-Poly第66页/共101页3.基本工艺层版图示例:（5）CMOS反相器-pSelect第67页/共101页3.基本工艺层版图示例:（6）CMOS反相器-nSelect第68页/共101页3.基本工艺层版图示例:（7）CMOS反相器-Activecontact第69页/共101页3.基本工艺层版图示例:（8）CMOS反相器-Metal第70页/共101页4.版图设计方法从电路图或逻辑图设计版图。自上而下的分层设计方法；设计分析；芯片布局设计；单元内部布局设计自上而下的分层设计方法；电路或电路参数调整。第71页/共101页4.版图设计方法基本规则n图形和阵列尽量规则，避免采
20、用多边形，以便得到最大的密度nn+、p+和栅能共享则共享n电源、地线一般采用水平方向的金属线，置于布局布线区的上、下方第72页/共101页4.版图设计方法设计步骤版图设计步骤（举例）1）画VDD和Gnd水平线，分别置于顶和底2）画四个输入的多晶硅栅，等间距垂直3）画pFET的有源区条和nFET的有源区条4）画金属线，按规定的逻辑进行互连第73页/共101页4.版图设计方法必须依靠成熟的版图验证CAD软件.有以下几方面的验证:1.设计规则检查(DRC)2.电学规则检查(ERC)3.逻辑和版图之间一致性检查(LVS)4.模拟验证版图验证第74页/共101页4.版图设计方法Stick图（棒图、棍图）
21、所谓Stick图是版图的一种描述形式。在Stick图中仅仅表示了器件的相对位置以及所采用的基本结构形式，并不描述器件版图的具体形状和尺寸。棍棒图法：定义第75页/共101页4.版图设计方法棍棒图法：定义n用线来代表FET结构和互连线，用不同的颜色代表不同的工艺层n只表示晶体管的相对位置及互连关系，无晶体管尺寸信息第76页/共101页4.版图设计方法棍棒图法：设计规则n红线与绿线交叉产生一个FETnFET在黄色边框内为pFET,在黄色边框外为nFETn红线在绿线之上n红色可以越过蓝色或灰色n蓝色可以越过红色、绿色或灰色n灰色可以越过红色、绿色或蓝色n蓝色连接绿色必须放置晶体管接触孔n蓝色连接红色
22、必须放置多晶硅接触孔n蓝色连接灰色必须放置通孔第77页/共101页4.版图设计方法反相器：棍棒图水平放置垂直放置第78页/共101页4.版图设计方法反相器：水平放置水平放置：W的扩大受限制第79页/共101页4.版图设计方法反相器：垂直放置垂直放置：W的扩大容易第80页/共101页4.版图设计方法反相器：对称结构Wp=rWnpFET与nFET具有相同的电特性第81页/共101页4.版图设计方法反相器串联Wp=rWnpFET与nFET具有相同的电特性第82页/共101页4.版图设计举例非门串联两个非门串联共享电源、地、源、漏第83页/共101页4.版图设计举例非门相邻两个独立非门相邻共享电源、共
23、享地第84页/共101页4.版图设计方法NAND2:棍棒图第85页/共101页4.版图设计方法NAND2:水平与垂直垂直放置：WP易调整水平放置：WP不易调整第86页/共101页4.版图设计方法NAND4第87页/共101页4.版图设计方法NOR2:棍棒图第88页/共101页4.版图设计方法NOR2:棍棒图水平放置：WP不易调整垂直放置：WP易调整第89页/共101页4.版图设计方法宽度的考虑在面积容许的前提下n串联的FET最好比单个FET宽些npFET最好比nFET宽些第90页/共101页4.版图设计方法组合逻辑：实例1第91页/共101页4.版图设计方法组合逻辑：实例2第92页/共101页4.版图设计方法实例1和实例2的对比逻辑对偶版图对偶第93页/共101页5.版图设计举例两个nFET串联两个串联的nFET(有1个n+区被共享)第94页/共101页5.版图设计举例3个nFET串联三个串联的nFET(有2个n+区被共享)技巧：能共用的区域一定要共用，共用n+或p+区优先于共用栅区第95页/共101页5.版图设计举例2个nFET并联第96页/共101页5.版图设计举例非门：方案1第97页/共101页5.版图设计举例非门：方案2第98页/共101页5.版图设计举例非门：方案3第99页/共101页THE END谢谢大家！第100页/共101页感谢您的观看！第101页/共101页