《基本逻辑运算及集成逻辑门.ppt》由会员分享，可在线阅读，更多相关《基本逻辑运算及集成逻辑门.ppt（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二章第二章 逻辑代数与逻辑函数逻辑代数与逻辑函数 2.1 2.1 基本逻辑运算基本逻辑运算 2.2 2.2 常用复合逻辑常用复合逻辑 2.3 2.3 正负逻辑正负逻辑 2.4 2.4 集成逻辑门集成逻辑门2.1 2.1 基本逻辑运算基本逻辑运算逻辑变量逻辑变量可能性：非可能性：非“真真”即即“假假”逻辑常量逻辑常量“真真”1 1；“假假”0 0逻辑函数逻辑函数输出变量输出变量输入变量输入变量2.1.1 2.1.1 与逻辑（与运算、逻辑乘）与逻辑（与运算、逻辑乘）A A:闭合与否闭合与否B:B:闭合与否闭合与否F:F:亮与否亮与否(a)(a)(b)(b)真值表真值表A BA BF FA BA
2、BF F假假 假假假假 真真真真 假假真真 真真假假假假假假真真0 00 00 10 11 01 01 11 10 00 00 01 1AFBE2.1.1 2.1.1 与逻辑（与运算、逻辑乘）与逻辑（与运算、逻辑乘）基本运算规则基本运算规则00=000=0 01=001=010=010=0 11=111=100A A=0=0 11A A=A AA AA A=A A(A A为任意逻辑变量为任意逻辑变量)(a)FAB(b)FAB(c)&FAB我国常用的传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号BAF=2.1.2 2.1.2 或逻辑（或运算、逻辑或）或
3、逻辑（或运算、逻辑或）基本运算规则基本运算规则0+0=00+0=0 0+1=1 1+0=1 0+1=1 1+0=1 1+1=1 0+A=A 1+A=11+1=1 0+A=A 1+A=1A+A=AA+A=AA BA BF F0 00 00 10 11 01 01 11 10 01 11 11 1FABFABFAB(b)(c)(a)我国常用的传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号BAF+=2.1.3 2.1.3 非逻辑非逻辑(非运算，逻辑反）非运算，逻辑反）基本运算规则基本运算规则A AF F真真假假假假真真A AF F0 01 11 10 0(
4、a)FA(b)FA(c)1FA我国常用的传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号AF=2.2 2.2 常用复合逻辑常用复合逻辑复合逻辑复合逻辑基本逻辑的简单组合基本逻辑的简单组合复合门复合门实现复合逻辑的电路实现复合逻辑的电路2.2.1 2.2.1 与非逻辑与非逻辑 与非门与非门我国常用的传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号“与与”和和“非非”的组的组合合先先“与与”再再“非非”(b)(c)(a)FBAFABFA&B_BAF.=2.2.2 2.2.2 或非逻辑或非逻辑 或非门或非门我国常用的
5、传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号“或或”和和“非非”的组合的组合先先“或或”再再“非非”_BAF+=(b)(c)(a)FBAFABAFB2.2.3 2.2.3 与或非逻辑与或非逻辑 与或非门与或非门我国常用的传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号“与与”、“或或”、“非非”的组合的组合先先“与与”再再“或或”后后“非非”CDABF+=(c)(a)FBADC(b)FABCDFBADC1&“异或异或”逻辑及逻辑及“同或同或”逻辑逻辑A BA B0 00 00 10 11 01 01 11
6、10 01 11 10 01 10 00 01 1ABABBAF+=BABABAF+=BAF=BAF=异或异或同或同或1 1、异或逻辑、异或逻辑 异或门异或门我国常用的传统符号我国常用的传统符号国外流行符号国外流行符号国家（国际）标准符号国家（国际）标准符号若输入变量若输入变量A A、B B 取值相异，则输出变量取值相异，则输出变量F F 为为1 1；若输入变量若输入变量A A、B B 取值相同，则输出变量取值相同，则输出变量F F 为为0 0。BABABAF+=(c)(a)FABFBAFAB 1(b)2 2、同或逻辑同或逻辑 同或门同或门我国常用的传统符号我国常用的传统符号国外流行符号国外流
7、行符号国家（国际）标准符号国家（国际）标准符号若输入变量若输入变量A A、B B 取值相同，则输出变量取值相同，则输出变量F F 为为1 1；若输入变量若输入变量A A、B B 取值相异，则输出变量取值相异，则输出变量F F 为为0 0。(b)(c)(a)FABFBAFABABABBAF+=3 3、反函数、反函数定义定义对于输入变量的所有取值组合，函数对于输入变量的所有取值组合，函数F F1 1和和F F2 2的取的取值总是相反，则称值总是相反，则称F F1 1和和F F2 2互为反函数。互为反函数。A BA B结结 论论0 00 00 10 11 01 01 11 10 01 11 10 0
8、1 10 00 01 1BAF=BAF=1221-=FFFF或BA=BABA=BA 2.2.4 2.2.4 多变量的多变量的“异或异或”运算运算多变量的多变量的“异或异或”电路电路 ABC1(a)BADF1111C(b)FF1F1F2CBACBACFF=)(1DCBADCBAFFF=)()(21多变量的多变量的“异或异或”逻辑逻辑输入变量中，有奇数个输入变量中，有奇数个1 1时，输出值为时，输出值为1 1；反之，输出值为反之，输出值为0 0。应用于奇偶校验应用于奇偶校验偶校验码校验位的产生电路；偶校验码校验位的产生电路；奇校验码的接收端的错码检测电路。奇校验码的接收端的错码检测电路。2.2.4
9、 2.2.4 多变量的多变量的“同或同或”运算运算多变量的多变量的“同或同或”电路电路 ABC y y1BAD Cyy1y2DCBADCBAyyy=)()(21CBACBACyy=)(1偶数个变量的偶数个变量的“同或同或”=这些变量的这些变量的“异或异或”之之非非奇数个变量的奇数个变量的“同或同或”=这些变量的这些变量的“异或异或”BABA=DCBADCBA=CBACBA=2.3.1 2.3.1 正负逻辑正负逻辑正逻辑正逻辑高电平高电平U UOHOH “真真”(1)(1)；低电平低电平U UOLOL“假假”(0)(0)。负逻辑负逻辑与上相反与上相反逻辑电平（逻辑电平（U UOHOH和和U UO
10、LOL）因逻辑器件内部结构不同而异因逻辑器件内部结构不同而异;U UOHOH和和U UOLOL的差值愈大，电路可靠性越高。的差值愈大，电路可靠性越高。2.3 2.3 正负逻辑正负逻辑2.3.2 2.3.2 逻辑运算的优先级别逻辑运算的优先级别逻辑运算的先后顺序逻辑运算的先后顺序首先进行级别高的逻辑运算首先进行级别高的逻辑运算尽量使用括号避免混乱尽量使用括号避免混乱 加加同或同或异或异或乘乘括号括号长非号长非号 2.3.3 2.3.3 逻辑运算的完备性逻辑运算的完备性完备集的定义完备集的定义可以组合构成所有逻辑函数的逻辑可以组合构成所有逻辑函数的逻辑完备集的例子完备集的例子“与与”、“或或”、“
11、非非”不便于制造不便于制造“与非与非”“或非或非”“与或非与或非”2.4 2.4 集集 成成 逻逻 辑辑 门门集成电路集成电路把若干个器件及其连线，按照一定的功能要求，把若干个器件及其连线，按照一定的功能要求，制做在同一块半导体基片上的产品。制做在同一块半导体基片上的产品。数字集成电路（逻辑集成电路）数字集成电路（逻辑集成电路）完成逻辑功能或数字功能的集成电路。完成逻辑功能或数字功能的集成电路。集成逻辑门集成逻辑门最简单的数字集成电路。最简单的数字集成电路。2.4.1 TTL2.4.1 TTL与非门与非门电路原理图电路原理图UCC5 Vb1V23 kc1e1e2e3ABCV1750R2R43
12、k360100R5V3V4V5FUO(a)c2R1R3 输入有低电平输入有低电平0.3V0.3V时，时，V1V1发射结导通，发射结导通，Vb1Vb1为为1V1V，使得使得V2V2与与V5V5也截止，也截止，V3V3、V4V4管导通，输出高电平。管导通，输出高电平。输入端全为高电输入端全为高电平时，平时，V1V1发射结发射结截止，截止，V1V1集电结、集电结、V2V2和和V5V5管的发射管的发射结正向偏置而导结正向偏置而导通，致使通，致使V3V3管微管微导通，导通，V4V4管截止管截止,最终输出端为低最终输出端为低电平。电平。CABF=1 1、工作原理、工作原理输入级，实输入级，实现与运算现与运
13、算中间级，控制V4和V5输出级，实输出级，实现非运算现非运算R1bUCCe1e2e3cA B CR1VD1VD2VD3e1e2e3cABCVD4P1bUCC(b)多射体晶体管等效图多射体晶体管等效图2 2、主要参数、主要参数输出高电平输出高电平U UOHOH至少一个输入端接低电平时，输出的电压至少一个输入端接低电平时，输出的电压2.42.43.6V3.6V，标准输出高电平，标准输出高电平3.0V(3.0V(U UIHIH=3.0V)=3.0V)输出低电平输出低电平U UOLOL所有输入端接高电平时，输出的电压所有输入端接高电平时，输出的电压0 00.5V0.5V，标准输出低电平，标准输出低电平
14、0.3V(0.3V(U UILIL=0.3V)=0.3V)开门电平开门电平U UONON保证与非门输出标准低电平时，允许输入的高电保证与非门输出标准低电平时，允许输入的高电平的最小值平的最小值1.41.41.8V1.8V关门电平关门电平U UOFFOFF保证与非门输出标准高电平的保证与非门输出标准高电平的90%(2.7 V)90%(2.7 V)时，允时，允许输入的低电平的最大值许输入的低电平的最大值0.80.81 V1 V高电平噪声容限高电平噪声容限(高电平干扰容限高电平干扰容限)U UNHNH在保证与非门输出低电平的前提条件下，在保证与非门输出低电平的前提条件下，允许允许叠加在输入高电平上的
15、最大负向干扰电压；叠加在输入高电平上的最大负向干扰电压；U UNHNH=U UIHIH-U UONON=3-1.8=1.2V=3-1.8=1.2V。高电平噪声容限高电平噪声容限(低电平干扰容限低电平干扰容限)U UNLNL保证与非门输出高电平的前提下，允许叠加在输保证与非门输出高电平的前提下，允许叠加在输入低电平上的最大正向干扰电压；入低电平上的最大正向干扰电压；U UNLNL=U UOFFOFF-U UILIL=0.8-0.3=0.5V=0.8-0.3=0.5V。导通延迟时间导通延迟时间t tpHLpHL从输入端接入高电平从输入端接入高电平开始，到输出端输出开始，到输出端输出低电平为止，所经
16、历低电平为止，所经历的时间；的时间；截止延迟时间截止延迟时间t tpLHpLH从输入端接入低电平从输入端接入低电平开始，到输出端输出开始，到输出端输出高电平为止，所经历高电平为止，所经历的时间的时间平均传输延迟时间平均传输延迟时间t tpdpdTTLTTL与非门的延迟时间与非门的延迟时间 UIUOAAtpHLBBtpLH)(21pLHpHLpdttt+=n 扇入系数扇入系数N NI I 扇扇入入系系数数是是门门电电路路的的输输入入端端数数。一一般般N NI I55，最最多多不不超超过过8 8。当需要的输入端数超过当需要的输入端数超过N NI I时，可以用与扩展器来实现。时，可以用与扩展器来实现
17、。n 扇出系数扇出系数N NO O 在在保保证证门门电电路路输输出出正正确确的的逻逻辑辑电电平平和和不不出出现现过过功功耗耗的的前前提提下下，其其输输出出端端允允许许连连接接的的同同类类门门的的输输入入端端数数。一一般般N NO O88，N NO O越大，表明门的负载能力越强。越大，表明门的负载能力越强。2.4.2 OC2.4.2 OC门和三态门门和三态门一般的一般的TTLTTL门门不能把两个或两个以上的不能把两个或两个以上的TTLTTL门电路的输出端直门电路的输出端直接并接在一起接并接在一起产生的大电流会导致门电路因功耗过大而损坏产生的大电流会导致门电路因功耗过大而损坏;不能输出正确的逻辑电
18、平，从而造成逻辑混乱。不能输出正确的逻辑电平，从而造成逻辑混乱。OCOC门和三态门门和三态门允许输出端直接并接在一起的两种允许输出端直接并接在一起的两种TTLTTL门。门。1 1、OCOC门（集电极开路门）门（集电极开路门）电路原理图电路原理图常用符号常用符号国际符号国际符号ABFABF&(b)(c)FABV1V5V2R3R2R1(a)UccRc接上外拉电阻接上外拉电阻后就是与非门后就是与非门OCOC门门 线与线与OCOC门并联门并联电路电路等效逻辑电路等效逻辑电路(b)BADCFF1F2&(a)&ABCD门2门1F1F2线与FRCICC2 2、三态门、三态门(TS(TS门或门或TSLTSL门
19、门)(a)(a)电电路原理图路原理图(b)(b)我国常用符号我国常用符号(d)(d)国家标准符号国家标准符号(c)(c)常外流行符号常外流行符号AFUCC 5 VV4V5V3V2V1B3 kR2R5R4UOR1b1e1e2R6G3 kR3360750100V6VD(a)(c)(d)(b)FBAGFABGFABENGG=0G=0，选通状态，选通状态G=1G=1，高阻状态，高阻状态G=0G=0正常的与非门正常的与非门G=1G=1禁止状态禁止状态输出端相当于悬空输出端相当于悬空三态门与负载之间三态门与负载之间 无信号联系无信号联系注意注意禁止状态不是逻辑状态禁止状态不是逻辑状态三态门不是三值逻辑门三
20、态门不是三值逻辑门G A BG A BF F1 X X1 X X0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 1高阻高阻1 11 11 10 03 3、三态门和三态门和OCOC门的性能比较门的性能比较n 三态门的开关速度比三态门的开关速度比OCOC门快。门快。n 允许接到总线上的三态门的个数，原则上不受允许接到总线上的三态门的个数，原则上不受 限制，但允许接到总线上的限制，但允许接到总线上的OCOC门的个数受到上门的个数受到上 拉电阻取值条件的限制。拉电阻取值条件的限制。n OCOC门可以实现门可以实现“线与线与”逻辑，而三态门则不能。逻辑，而三态门则不能。2.
21、4.3 MOS2.4.3 MOS集成逻辑门集成逻辑门MOSMOS逻辑门逻辑门用绝缘栅场效应管制作的逻辑门。用绝缘栅场效应管制作的逻辑门。PMOSPMOS逻辑电路逻辑电路用用P P沟道沟道MOSMOS管制作；管制作；由于工作速度低，不便和由于工作速度低，不便和TTLTTL电路连接。电路连接。NMOSNMOS逻辑电路逻辑电路用用N N沟道沟道MOSMOS管制作；管制作；其工作速度高，便于和其工作速度高，便于和TTLTTL电路连接。但不适宜制作通用电路连接。但不适宜制作通用型逻辑集成电路。型逻辑集成电路。CMOSCMOS逻辑电路逻辑电路用用P P沟道和沟道和N N沟道两种沟道两种MOSMOS管构成的
22、互补电路制作的；管构成的互补电路制作的；工作速度高，功耗小，便于和工作速度高，功耗小，便于和TTLTTL电路连接，适用面广。电路连接，适用面广。1 1、CMOSCMOS反相门反相门(CMOS(CMOS非门非门)CMOS CMOS门反相器电路门反相器电路 U UDDDDU UO OU UI IV V2 2(P P沟道沟道)V V1 1(N N沟道沟道)G G1 1G G2 2S S2 2S S1 1 当当U UI I=U UILIL=0V=0V时时，U UGS1GS1=0=0U UTNTN，因因此此V V1 1截截止止。此此时时U UGS2GS2=-=-U UDDDD U UTNTN，故故V V
23、1 1导导通通。此此时时U UGS2GS2=0=0U UTPTP，因因此此V2V2截截止止。所所以以，U UO O=U UOLOL00，即即输输出出低低电平。电平。2 2、CMOSCMOS与非门与非门CMOSCMOS与非门电路与非门电路U UDDDDF FV V3 3(P P)A AB BV V4 4(P P)V V2 2(N N)V V1 1(N N)当当两两个个输输入入端端A A、B B均均输输入入高高电电平平时时，V V1 1和和V V2 2的的“栅栅-衬衬”间间的的电电压压均均为为U UDDDD，其其值值大大于于U UTNTN，故故V V1 1和和V V2 2均均产产生生沟沟道道而而导
24、导通通。而而V V3 3和和V V4 4的的“栅栅 -衬衬”间间的的电电压压均均为为0 0，其其值值大大于于U UTPTP，故故V V3 3和和V V4 4均均不不产产生生沟沟道道而而截截止止，因因而而F F端端的的输输出出电电压压U UO O=U UOLOL0 V0 V。2 2、CMOSCMOS与非门与非门CMOSCMOS与非门电路与非门电路U UDDDDF FV V3 3(P P)A AB BV V4 4(P P)V V2 2(N N)V V1 1(N N)当两个输入端当两个输入端A A和和B B中至少中至少有一个输入低电平有一个输入低电平(U UIL=0)IL=0)时，时，V1V1和和V
25、2V2中至少有一个不能产生中至少有一个不能产生导电沟道，处于截止状态。导电沟道，处于截止状态。V3V3和和V4V4中至少有一个产生沟道，中至少有一个产生沟道，处于导通状态。处于导通状态。所以此种情所以此种情况下，况下，F F端的输出电压端的输出电压U UO=O=U UOHOHU UDDDD。因此因此F F 和和A A、B B之间是之间是“与与非逻辑非逻辑”关系。关系。3.CMOS3.CMOS或非门或非门 当当两两个个输输入入端端A A、B B均均输输入入低低电电平平(U UILIL=0V)=0V)时时，V V1 1和和V V2 2均均不不开开启启，处处于于截截止止状状态态；V V3 3和和V
26、V4 4均均被被开开启启导导通通。故故F F端端必必定定输输出出高高电平电平U UOHOHU UDDDD FV1(N)BAV2(N)V3(P)V4(P)UDDCMOSCMOS或非门电路或非门电路 3.CMOS3.CMOS或非门或非门FV1(N)BAV2(N)V3(P)V4(P)UDDCMOSCMOS或非门电路或非门电路 当当两两个个输输入入端端A A、B B中中至至少少有有一一个个为为高高电电平平时时，V V1 1和和V V2 2中中至至少少有有一一个个开开启启导导通通；V V3 3和和V V4 4中中至至少少有有一一个个不不产产生生沟沟道道而而截截止止。故故F F端必输出低电平端必输出低电平
27、U UOLOL00。因因此此F F 和和A A、B B之之间间是是“或或非非逻辑逻辑”关系。关系。4.CMOS4.CMOS传输门传输门CCV2V1UI/UOUO/UIUDD 当当C C=U UDDDD,C C=0V=0V时时，V V1 1的的U UGB1GB1=U UDDDD U UTNTN,故故V V1 1导导通通；V V2 2的的U UGB2GB2=-=-U UDDDD U UTPTP,故故V V2 2也也导导通通。此此时时在在V V1 1和和V V2 2的的“漏漏 -源源”之之间间产产生生导导电电沟沟道道，使使输输入入端端与与输输出出端端之之间间形形成成导导电电通通路，相当于开关接通。路
28、，相当于开关接通。CMOSCMOS传输门传输门4.CMOS4.CMOS传输门传输门CCV2V1UI/UOUO/UIUDD 当当C C=0=0，C C=U UDDDD时时，V1V1的的U UGB1GB1=0=0=0 U UTPTP，故故V2V2也也不不能能产产生生导导电电沟沟道道。所所以以，在在这这种种情情况况下下，输输入入端端与与输输出出端端之之间间呈呈现现高高阻阻抗抗状状态态，相当于开关断开。相当于开关断开。CMOSCMOS传输门传输门5.CMOS5.CMOS三态非门三态非门FV2(N)V4(P)UDD1GAV3(P)V1(N)CMOSCMOS三态非门电路三态非门电路 当当G G=1=1时时
29、，V V1 1和和V V4 4均均不不产产生生导导电电沟沟道道，不不论论A A为为何何值值，F F端均处于高阻态。端均处于高阻态。当当G G=0=0时时，V V1 1和和V V4 4均均产产生生导导电电沟沟道道，处处于于导导通通状状态态。此此时时若若把把V V1 1和和V V4 4近近似似用用短短路路线线代代替替，则则该该电电路路就就反反相相器器一一样样，完成非运算完成非运算F=AF=A。CMOSCMOS逻辑电路的特点逻辑电路的特点工作速度比工作速度比TTLTTL稍低稍低扇出系数扇出系数N NO O大大静态功耗小静态功耗小集成度高集成度高电源电压允许范围大，电源电压允许范围大，约为约为3-20 V3-20 V输出高低电平摆幅大输出高低电平摆幅大抗干扰能力强抗干扰能力强 温度稳定性好温度稳定性好 抗辐射能力强抗辐射能力强电路结构简单，成本低电路结构简单，成本低2.4.4 2.4.4 集成逻辑门使用中的实际问题集成逻辑门使用中的实际问题多余输入端的处理多余输入端的处理不允许其输入端悬空不允许其输入端悬空或门及或非门或门及或非门 多余输入端接低电平多余输入端接低电平与或非门与或非门 多余输入端接高电平多余输入端接高电平接口电路接口电路TTL TTL CMOS CMOS接口接口CMOS CMOS TTL TTL接口接口TTLTTL，CMOS CMOS 大电流负载的接口大电流负载的接口