存储器系统与接口优秀PPT.ppt

《存储器系统与接口优秀PPT.ppt》由会员分享，可在线阅读，更多相关《存储器系统与接口优秀PPT.ppt（74页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、存储器系统与接口第1页，本讲稿共74页5.1 存储器系统概述主要内容：半导体存储器的分类及特点储存系统的一般概念（现代储存系统）存储器系统及其主要技术指标第2页，本讲稿共74页一、有关存储器几种分类 按构成存储器的器件和存储介质分类 半导体存储器 磁盘和磁带等磁表面存储器 光电存储器 由于半导体存储器具有存取由于半导体存储器具有存取速度快、集成度高、体速度快、集成度高、体积小、功耗低、应用方便等优点积小、功耗低、应用方便等优点，在此我们只讨论半导，在此我们只讨论半导体存储器。也称体存储器。也称内存内存外存，辅存内存，主存内存，主存第3页，本讲稿共74页按存取方式分类 随机存储器RAM(Rand

2、om Access Memory)只读存储器ROM（Read-Only Memory）RAM和和ROM是我们讨论的重点是我们讨论的重点第4页，本讲稿共74页半 导 体 存 储 器静态随机SRAM动态随机DRAM一次性编程 PROM可擦除 EPROM紫外光擦除 UREPROM电擦除 EEPROM读写存储器 RAM只读存储器 ROM双极型MOS掩膜ROM可编程ROM 图 半导体存储器分类第5页，本讲稿共74页二 多层存储结构概念（现代）1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来构成存储系统。第

3、6页，本讲稿共74页价格，容量，速度，构成最佳性价比的储存系统第7页，本讲稿共74页2、Cache主存层次 Cache存储系统存储系统速度接近于Cache,容量接近于主存；CacheCPU主存辅助硬件在主存和CPU之间设置高速缓存，构成Cache主存存储层次，Cache由硬件来实现，要能跟得上CPU的要求。解决速度与成本间的矛盾第8页，本讲稿共74页Cash储存系统要点：命中率H，CPU从速度较高的存储器中访问到数据的概率。程序访问局部化原理：指令是连续分布的；数据和变量的安排相对集中；循环程序和自程序的重复运行。对局部化的数据频繁访问。Cash由高速SRAM构成，存取时间为ns主存由动态存储

4、器组成，存取时间为几十ns指令数据的预取技术，同时读取多字节指令或数据，可以有效提高命中率。从而提高内存的存取速度。T=H*TT=H*T1 1+（1-H1-H）*T T2 2现代微机的Cash和内存空间比1：128，命中率90%以上。第9页，本讲稿共74页3、主存辅存层次：虚拟存储系统虚拟存储系统辅助软硬设备主存辅存通过软硬件结合，把主存与辅存统一成一个整体，形成主存辅存存储结构。程序员可以统一编址，构成虚拟储存容量，解决容量与成本间的矛盾。速度接近于内存,容量接近于辅存；区别实存容量第10页，本讲稿共74页虚拟储存系统要点：命中率H，CPU从速度较高的存储器中访问到数据的概率。程序访问局部化

5、原理：指令是连续分布的；数据和变量的安排相对集中；循环程序和自程序的重复运行。对局部化的数据频繁访问。主存系统由Cash构成，存取时间为ns辅存多由磁表面存储器组成，存取时间为ms磁表面储存是以扇区（512B）为单位访问的有效提高命中率。从而提高内存的存取速度。C=C=（C1*SC1*S1 1+C2*S+C2*S2 2）/（S S1 1+S+S2 2）第11页，本讲稿共74页三、主存储器的主要技术指标存储容量存取时间（Memory Access Time）储存周期（Memory Cycle Time)可靠性功耗等 第12页，本讲稿共74页（1）容量存储容量 存储器可以容纳的二进制信息量称为存储

6、容量（寻址空间，由CPU的地址线决定）.实际存储容量：在计算机系统中具体配置了多少内存。常用单位：常用单位：常用单位：常用单位：MBMB、GBGB、TBTB其中：其中：其中：其中：1kB=21kB=21010B 1M=2B 1M=21010kB=2kB=22020B B 1GB=2 1GB=21010MB=2MB=23030B 1TB=2B 1TB=21010GB=2GB=24040B B第13页，本讲稿共74页（2 2 2 2）.存取时间存取时间存取时间存取时间存存取取时时间间又又称称存存储储器器访访问问时时间间。指指启启动动一一次次存存储储器器操操作作到到完完成成该该操操作作所所需需的的时

7、时间间 tA。（3 3 3 3）.存取周期存取周期存取周期存取周期存存取取周周期期是是连连续续启启动动两两次次独独立立的的存存储储器器操操作作所所需需的的最最小小的的时时间间间间隔隔TC，一一般般TCtA。第14页，本讲稿共74页（4）可靠性 可靠性是用平均故障间隔时间来衡量（MTBF,Mean Time Between Failures）（5）功耗 功耗通常是指每个存储元消耗功率的大小 第15页，本讲稿共74页5.2 随机储存器RAM（ROM）掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接（接口）存储器扩展技术第16页，本讲稿共74页DRAM通常用单管组成基本存储电路，

8、存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。集成度高SRAM，存储单元由双稳电路构成，存储信息稳定。SRAM通常有6管构成的双稳态触发器作为基本存储电路，速度快一.特点现代微机中多使用DRAM，8086/8088多使用SRAM第17页，本讲稿共74页（1）静态存储单元静态存储单元SRAM 图图中中T T1 1T T2 2是是工工作作管管，T T3 3T T4 4是是负负载载管管，T T5 5T T6 6是是控控制制管管，T T7 7T T8 8也也 是是控控制制管管，它它们们为为同同一一列列线线上上的的存存储储单单元元共共用。用。不需要刷新，

9、简化外围电路。不需要刷新，简化外围电路。二、主存储器的基本组成第18页，本讲稿共74页（2）动态存储单元）动态存储单元DRAM (1)每每次次读读出出后后，内内容容被被破破坏坏，要要采采取取恢恢复复措措施施，即即需需要要刷刷新新，外外围围电电路路复复杂。杂。(2)集集成成度度高高，功功耗低。耗低。第19页，本讲稿共74页（3 3）、储存体）、储存体-RAM-RAM基本储存电路有规则的组合起来构成储存体。外围电路外围电路 a.地址译码器地址译码器 b.读读/写控制及写控制及I/O电路电路 c.片选控制片选控制CS储存体和外围电路构成储存器RAM控制逻辑电路第20页，本讲稿共74页（4）SRAM常

10、用芯片介绍常用芯片介绍 不不不不同同同同的的的的静静静静态态态态RAMRAM的的的的内内内内部部部部结结结结构构构构基基基基本本本本相相相相同同同同，只只只只是是是是在在在在不不不不同同同同容容容容量量量量时时时时其其其其存存存存储储储储体体体体的的的的矩矩矩矩阵阵阵阵排排排排列列列列结结结结构构构构不不不不同同同同。典典典典型型型型的的的的静静静静态态态态RAMRAM芯芯芯芯片片片片如如如如Intel Intel 21142114（1K 1K 44位位位位），61166116（2K2K 8 8位位位位），62646264（8K8K 8 8位位位位），6212862128（16K16K 8 8

11、位位位位）和和和和6225662256（32K32K 8 8位）位）位）位）-8256-8256等。等。等。等。位结构决定了数据线的数量，容量结构决定了地址线的数量。位结构决定了数据线的数量，容量结构决定了地址线的数量。位结构决定了数据线的数量，容量结构决定了地址线的数量。位结构决定了数据线的数量，容量结构决定了地址线的数量。例如将例如将例如将例如将10241024 1 1位的芯片组成位的芯片组成位的芯片组成位的芯片组成1024B1024B的储存空间，的储存空间，的储存空间，的储存空间，需要需要需要需要8 8块芯片；块芯片；块芯片；块芯片；需要需要需要需要1010根地址线。根地址线。根地址线。

12、根地址线。8 8位芯片常用！位芯片常用！位芯片常用！位芯片常用！62128:16K8位(14根地址线)62256:32K 8位(15根地址线)第21页，本讲稿共74页1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1 I/O2 I/O3GNDVCCWE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表表4.1 6264的操作方式的操作方式I/O1 I/O8 IN写写 1

13、100OUT读读 0101高阻高阻输出禁止输出禁止1101高阻高阻未选中未选中0高阻高阻未选中未选中1I/O1 I/O8方式方式 WE CE1CE2OE 图 SRAM 6264引脚图第22页，本讲稿共74页图图4.8为为SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为8K8位，位，即共有即共有8K（213）个单元，每单元）个单元，每单元8位。因此，共需地址位。因此，共需地址线线13条，即条，即A12A0；数据线；数据线8条即条即I/O8I/O1、WE、OE、CE1、CE2的共同作用决定了的共同作用决定了SRAM 6264的操作方的操作方式，如表式，如表4.1所示。所示。第23页，

14、本讲稿共74页（5）DRAM常用芯片介绍常用芯片介绍 P207 典典典典 型型型型 的的的的 静静静静 态态态态RAMRAM芯芯芯芯 片片片片 如如如如Intel Intel 21162116（16K 16K 11位位位位），2 21 1256256（2 25656KK11位）。位）。位）。位）。l l行列地址分时传送，共用一组地址信号线；地行列地址分时传送，共用一组地址信号线；地行列地址分时传送，共用一组地址信号线；地行列地址分时传送，共用一组地址信号线；地址信号线的数量仅。为同等容量址信号线的数量仅。为同等容量址信号线的数量仅。为同等容量址信号线的数量仅。为同等容量SRAMSRAM芯芯芯芯

15、 片的片的片的片的一半。一半。一半。一半。1 1位芯片常用！位芯片常用！位芯片常用！位芯片常用！第24页，本讲稿共74页读命令DRAM 2164A DRAM 2164A 的数据读出时序图的数据读出时序图第25页，本讲稿共74页DRAM芯片2164A12345678161514131211109NCDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A7第26页，本讲稿共74页主要引线RAS：行地址选通信号。用于锁存行地址；CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=0

16、数据写入数据写入WE=1 数据读出数据读出WE：写允许信号：写允许信号第27页，本讲稿共74页图图图图4.17 EPROM4.17 EPROM的基本存储电路和的基本存储电路和的基本存储电路和的基本存储电路和FAMOSFAMOS结构结构结构结构P PP PS SD D SIO SIO22 SIO SIO22+N N基底基底源极源极漏极漏极多晶硅浮置栅多晶硅浮置栅字选线浮置栅 场效应管位线(a)EPROM(a)EPROM的基本存储结构的基本存储结构(b)(b)浮置栅雪崩注入型场效应管结构浮置栅雪崩注入型场效应管结构（6）EPROM 基本储存电路 P214第28页，本讲稿共74页特点：特点：(1)可

17、以多次修改擦除。可以多次修改擦除。(2)EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。(3)E2PROM电可擦除。电可擦除。第29页，本讲稿共74页 典型的典型的EPROM芯片芯片 常常用用的的典典型型EPROM芯芯片片有有：2716（2K8）、2732（4K8）、2764（8K8）、27128（16K8）、）、27256（32K8）、）、27512（64K8）等。）等。第30页，本讲稿共74页VCCPGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 1

18、2 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封装及引脚封装及引脚2764封装图 A0A12 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGM 编程脉冲输入端，读数据 时，PGM=1Intel-2764芯芯片片是是一一块块8K8bit的的EPROM芯片，如图所示：芯片，如图所示：第31页，本讲稿共74页2764操作方式操作方式2764中第中第26脚为脚为NC，若改为，若改为A13，

19、则为，则为27128芯片封装图芯片封装图第32页，本讲稿共74页EPROM和和SRAM的相应型号器件完全兼的相应型号器件完全兼容，如容，如2764和和6264引脚完全兼容。引脚完全兼容。与系统与系统连接和连接和RAM使用相同的方法。使用相同的方法。编成脉冲编成脉冲PGM和和Vpp都连接在都连接在+5V。图。图5-28 p215第33页，本讲稿共74页三.SRAM芯片应用(EPROM)数据总线控制总线CPU 地址总线 存 储 器 图图 CPU与存储器连接示意图与存储器连接示意图 第34页，本讲稿共74页 82848282存储器8286I/O接口VccVccCLKMN/MXRDWRIO/MALEA

20、16-A19AD0-AD15DT/RDENINTAINTRREADYRESET8088CPUSTBTOE数据总线地址总线OE8088最小组态系统配置图时钟发生器在最小模式系统中，还需加入：1片8284A3片8282/82831片8286/8287第35页，本讲稿共74页一一般般指指存存储储器器的的WE、OE、CS等等与与CPU的的RD、WR、M/IO 等等相相连连，不不同同的的存存储储器器和和CPU连连接接时时其其使使用用的的控控制制信号也不完全相同。信号也不完全相同。1.1.1.1.控制信号的连接控制信号的连接控制信号的连接控制信号的连接难点：片选！第36页，本讲稿共74页2、存储器地址译码

21、方法（地址线连接）片内寻址，取决于储存芯片的地址线数。如6264，需要13根地址线。片选一般由高位地址线产生。如6-7根高位线。决定了该芯片的地址范围。片选信号的掌握是重要的部分。（1）.片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法等。第37页，本讲稿共74页CPU中用于“选片选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端。这种方法称之为线选法线选法。该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片。也叫线选法。线选法。（2）译码方法线选法例：用例：用例：用例：用27642764组成组成组成组成16kB16kB的的的的rom

22、rom空间，令空间，令空间，令空间，令A A1313和和和和A A1414分别接芯片甲和乙分别接芯片甲和乙分别接芯片甲和乙分别接芯片甲和乙的片选端。可能的选择只有的片选端。可能的选择只有的片选端。可能的选择只有的片选端。可能的选择只有1010（选中芯片甲）（选中芯片甲）（选中芯片甲）（选中芯片甲）和和和和0101（选中芯片乙）（选中芯片乙）（选中芯片乙）（选中芯片乙）。第38页，本讲稿共74页芯片芯片芯片芯片 A A19 19 A A15 15 A A1414 A A13 13 A A12 12 A A0 0 一个可用的地址范围一个可用的地址范围一个可用的地址范围一个可用的地址范围 甲甲甲甲

23、1 0 1 0 全全全全00全全全全1 1 04000H05FFFH 04000H05FFFH 乙乙乙乙 0 1 0 1 全全全全00全全全全1 1 02000H03FFFH02000H03FFFH A12A0 2764（甲）2764（乙）A14 A13 CECE例：令例：令例：令例：令A A1313和和和和A A1414分别接芯片甲和乙的片选端。可能的选择只有分别接芯片甲和乙的片选端。可能的选择只有分别接芯片甲和乙的片选端。可能的选择只有分别接芯片甲和乙的片选端。可能的选择只有1010（选中芯片甲）（选中芯片甲）（选中芯片甲）（选中芯片甲）和和和和0101（选中芯片乙）（选中芯片乙）（选中芯

24、片乙）（选中芯片乙）。A AA191919AAA151515因未参与对因未参与对因未参与对因未参与对因未参与对因未参与对2 2 2个个个个个个276427642764的片选控制，故的片选控制，故的片选控制，故的片选控制，故的片选控制，故的片选控制，故其值可以是其值可以是其值可以是其值可以是其值可以是其值可以是0 00或或或或或或1 1 1（用（用（用（用（用（用x x x表表表表表表示任取），这里，假定取为全示任取），这里，假定取为全示任取），这里，假定取为全示任取），这里，假定取为全示任取），这里，假定取为全示任取），这里，假定取为全0 0 0，则得到了两片，则得到了两片，则得到了两片，则得

25、到了两片，则得到了两片，则得到了两片276427642764的地址范围如图的地址范围如图的地址范围如图的地址范围如图的地址范围如图的地址范围如图中所示，显然中所示，显然中所示，显然中所示，显然中所示，显然中所示，显然2 2 2片片片片片片276427642764的重叠区各有的重叠区各有的重叠区各有的重叠区各有的重叠区各有的重叠区各有2 2 25 55=32=32=32个个个个个个。第39页，本讲稿共74页用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。（3）译码方法全译码法第40页，本讲稿共74页SRAM 6264 全地址译码连接A13A14A15A16A

26、17A18A19D0 D7A0A12 WR RD+5VD0 D7A0A12WEOECE2CS11。1。&.6264图5-7第41页，本讲稿共74页 A19-A13为0011111时该片6264工作所以该芯片存储单元的地址范围是3E000H到3FFFFH1。1。+若译码电路改为右图A19A13.CS2CS1-5V C0000H 到到 C1FFFH第42页，本讲稿共74页应用举例 （?地址范围）D0D7A0A12WEOECS1CS2A0A12 WR RDD0D7A19G1G2AG2BCBA&A15A14A13A18A17A16VCCY0626474LS138&+图5-8第43页，本讲稿共74页 A

27、19-A13为0011 100时该片6264工作所以该芯片存储单元的地址范围是38000到39FFFH第44页，本讲稿共74页部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。第45页，本讲稿共74页部分地址译码例A19A17A16A15A14A13&+6264CS1地址总线地址总线A18没有参与地址译码，所以只要其它地址没有参与地址译码，所以只要其它地址线信号满足译码电路无论线信号满足译码电路无论A18是何状态都可使后面连接是何状态都可

28、使后面连接的的6264工作工作第46页，本讲稿共74页部分地址译码例两组地址：F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13&+6264CS1第47页，本讲稿共74页部分地址译码例D0 D7A0A12WEOECS2CS1D0 D7A0A12 WR RDA13A14A15A17A19.+5V&。6264图5-10第48页，本讲稿共74页地址总线A18和A16没有参与地址译码，所以只要其它地址线信号满足译码电路无论A18和A16是何状态都可使后面连接的6264工作四组地址 AE000H 到 AFFFFH BE000H 到 BFFFFH EE000H 到 EF

29、FFFH FE000H 到 FFFFFH 第49页，本讲稿共74页地址线的连接存储芯片在内存中的地址分配是由地址线的连接决定片内寻址的地址线决定地址的范围参与片选的地址线决定地址的位置没有参与片选的地址线决定了地址的重叠个数。第50页，本讲稿共74页 3、8088系统的存储器接口设计基本技术 存储器地址译码电路的设计一般遵循如下步骤：（1）确定存储器在整个寻址空间中的位置；（2）根据所选用存储芯片的容量，画出地址 分配图或列出地址分配表；（3）根据地址分配图确定译码方法和电路连接；第51页，本讲稿共74页应用举例将SRAM 6264芯片与系统连接，使其地址范围为：78000H79FFFH。使用

30、74LS138译码器构成译码电路。习题5.7 20000H8BFFFH，共有多少字节？第52页，本讲稿共74页6264RAM6264RAMA12A0D7D0WR OE CSA12|A0D7|D0RDWRIO/MA197800079FFFCBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A18A14A1374LS13874LS138&A16A17A15第53页，本讲稿共74页应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY4SRAM 6264第54页，本讲稿共74页应用举例（6116）例5

31、-1用存储芯片6116构成一个4KB的存储器，地址范围78000H78FFFH。习题5.7 20000H8BFFFH，共有多少字节？第55页，本讲稿共74页6116RAM6116RAMA10A0D7D0WR OE CSA10|A0D7|D0RDWRIO/MA1578000787FF7880078FFFCBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A13A12A1174LS13874LS1386116RAM6116RAMA10A0D7D0WR OE CS&A16A17A18+A19A14第56页，本讲稿共74页应用举例（6116）RWD0D7A0A10OED0D7A0A10MEMWMEMR

32、RWD0D7A0A10OED0D7A0A10MEMWMEMRA19A14A18A17A16A15A13A12A11G1G2BG2ACBA&.&+74LS138CSCSY1Y061166116第57页，本讲稿共74页习题习题5.11 5.11 某某系系统统用用2764ROM2764ROM和和6264RAM6264RAM芯芯片片构构成成16KB16KB内内存存，其其中中ROMROM的的地地址址范范围围为为0FE000FE000 0F FFFFFHFFFFH，RAMRAM的的地地址址为为0F0000F0000 0F F1FFFH1FFFH。用用138138译译码码器器，设设计计并并画画出出储存器和储

33、存器和CPUCPU的连接图，并标出总线信号名称。的连接图，并标出总线信号名称。第58页，本讲稿共74页6264RAM6264RAMA12A0D7D0WR OE CSA12|A0D7|D0RDWRIO/MA19F0000F1FFFF2000F3FFFF4000F5FFFF6000F7FFFF8000F9FFFFA000FBFFFFC000FDFFFFE000FFFFFCBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A15A14A1374LS13874LS1382764EPROM2764EPROMA12A0D7D0OE CS&A16A17A18第59页，本讲稿共74页四.储存器扩展技术 位扩展

34、位扩展字扩展字扩展字位扩展字位扩展用多片存储芯片构成一个需要的内存空间，它用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中刻仅有一片（或一组）被选中-存储器的扩存储器的扩展。展。第60页，本讲稿共74页位扩展存储器的存储容量等于：单元数每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数字节数字长字长第61页，本讲稿共74页位扩展例用8片2164A芯片构成64KB存储器。LS158A0A7A8A152164A2164A2164ADBABD0

35、D1D7A0A7第62页，本讲稿共74页字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。用户自己购买内存条进行扩展是什么扩展？第63页，本讲稿共74页字扩展例用SRAM 6116芯片构成4KB的存储器分析:1、6116的容量 2、所要6116的片数 3、至少需要多少地址线 4、片内寻址多少根；片选至少多少根？第64页，本讲稿共74页字位扩展根据所需要容量及芯片容量确定所需存储芯片数；先进行位扩展以满足字长要求；再进行字扩展以满足容量要求。若已有存储芯片的容量为LK，要构成容量为M

36、 N的存储器，需要的芯片数为：（M/L）（N/K）第65页，本讲稿共74页字位扩展例用DRAM 2164芯片构成128KB的内存。分析：1、根据2164的容量和字长确定所要 的片数？16 2、至少需要多少根地址线 3、片内寻址多少根；片选至少多少根？片内寻址需要通过选择器分时传送。第66页，本讲稿共74页实验环境实验环境 DVCCDVCC实实验验箱箱采采用用8088CPU,8088CPU,用用两两片片6225662256构构成成RAMRAM储储存存，地地址址范范围围为为00000H-0FFFFH00000H-0FFFFH；用用2751227512构构成成ROMROM，地址范围为，地址范围为F0

37、000HF0000HFFFFFHFFFFFH。请画出硬件连接图。请画出硬件连接图。第67页，本讲稿共74页62256RAM62256RAMA15A0D7D0WR OE CSA15|A0D7|D0RDWRIO/MA190000007FFF08FFF0FFFF1000017FFF18FFF1FFFF2000027FFF28FFF2FFFF3000037FFF38FFF3FFFFCBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A17A16A1574LS13874LS13827512EPROM27512EPROMA15A0D7D0OE CSIO/M800008FFFF900009FFFFA0000

38、AFFFFB0000BFFFFC0000CFFFFD0000DFFFFE0000EFFFFF0000FFFFFCBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A18A17A1674LS13874LS13862256RAM62256RAMA15A0D7D0WR OE CSA19+5A18第68页，本讲稿共74页 82848282RAM8286ROMVccVccCLKMN/MXRDWRIO/MALEA16-A19AD0-AD15DT/RDENINTAINTRREADYRESET8088CPUSTBTOE数据总线地址总线OE8088最小组态系统配置图时钟发生器第69页，本讲稿共74页启动引导在R

39、OM中，ROM更加重要？能否装DOS？没有DOS则有些汇编指令不能用。如不能分段；输入输出调用不能用（int21H）。CPU仿真测试。仿真机代替目标机CPU运行，不用反复烧片。仿真机需要满足以下功能：单独输入输出，有一个监控程序，调试、运行程序方便；硬件电路可以定制更改；软件可以编译，调试。DVCC集成开发环境（PC机）。段地址的使用更具有针对性。编译完成的文件（EXE）下载到RAM中，才能运行。第70页，本讲稿共74页监控汇编源程序模板EXE code SEGMENT ORG 170H ASSUME CS:code Main:JMP Start ARRAY DW 1234H，5678H st

40、art:MOV AX,0 MOV DS,AX 。JMP$code ENDS END Main 段定位数据定义代码第71页，本讲稿共74页存储器接口应考虑的几个问题CPU总线负载能力;由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以a.a.小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b.b.大系统常加驱动器大系统常加驱动器,在在8086系统中系统中,常用常用8226、8227总线收发器实现驱动。总线收发器实现驱动。第72页，本讲稿共74页存储器与CPU之间的时序配合;选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。第73页，本讲稿共74页存储芯片的片选.单单片片的的存存储储器器芯芯片片的的容容量量是是有有限限的的，整整机机的存储器由若干芯片组成，应考虑到：的存储器由若干芯片组成，应考虑到：1.地址的分配。地址的分配。2.存储器芯片的选择存储器芯片的选择(片选片选)CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。第74页，本讲稿共74页