《DSP工作原理及应用.pptx》由会员分享，可在线阅读，更多相关《DSP工作原理及应用.pptx（68页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、TI DSP简介TI公司五代产品：16位定点DSP处理器，源代码向上兼容 TMS320C1x TMS320C2x TMS320C5x32位浮点DSP处理器，源代码向上兼容 TMS320C3x TMS320C4x定点系列和浮点系列的源代码不兼容！第1页/共68页TI DSP的发展主流采用4位数表示的产品型号 TMS320C2xxx TMS320C5xxx TMS320C6xxx以前产品的升级产品归入新的系列多DSP核产品：TMS320C8xSoC产品第2页/共68页第3页/共68页OMAP平台OMAP:Open Multimedia Application Platform代表器件：OMAP59
2、10（C55+ARM9）OMAP3530（C64+ARM9）第4页/共68页第5页/共68页Davinci平台完整的数字媒体开发平台TMS320DM6446：网络化数字视频编解码应用（ARM926+C64x+视频处理子系统）TMS320DM6443：网络化数字视频解码应用第6页/共68页第7页/共68页C54x DSP主要特征改进的哈佛结构；多级流水线技术；专用的硬件乘法器；专用的汇编指令第8页/共68页改进的哈佛结构哈佛结构：是指处理器具有独立的程序和数据总线，独立的程序和数据空间。处理器可以同时对数据和程序空间进行并行访问，处理速度快。缺点：外部引脚太多，成品率低。改进的哈佛结构：DSP芯
3、片内部采用哈佛结构，外部总线合并为一组。第9页/共68页哈佛结构哈佛结构第10页/共68页改进的哈佛结构改进的哈佛结构第11页/共68页多级流水线技术多级流水线技术可以使得DSP能在一个机器周期内同时对多条指令进行处理。并行处理的重要手段，加快运行速度。第12页/共68页第13页/共68页专用的硬件乘法器支持单周期的乘法或乘/加法，大大加快了运算速度；产品不同，完成的乘法运算不同。定点DSP：16*16-bit，浮点DSP：24*32-bit，32*40-bit第14页/共68页专用的汇编指令与硬件系统相对应；复杂功能用一条单周期指令完成；指令周期短 一代：160-280ns 二代：80-20
4、0ns 三代：60ns 四代：40-50ns 五代：10-35ns TMS320DM642:1.39-2ns第15页/共68页8.1 TMS320C54x的体系结构是定点DSP；结构优化；指令功能强；应用于电信方面，有优越的性能。第16页/共68页C54x的芯片内部包括：中央处理单元（CPU或DSP核）片内存储器串行口主机接口其他在片外设内部总线第17页/共68页C54x芯片CPU都是相同的；都有RAM和ROM；不同之处在于：片内存储器容量大小、拥有何种在片外设、供电电压、速度及封装等。第18页/共68页第19页/共68页第20页/共68页8.1.1 总线结构C54x结构主要是围绕八条16-b
5、it的总线而建立的。程序总线PBPB：传送从程序存储器取得的指令码和立即数。三条数据总线CBCB、DBDB和EBEB：连接各个组成部分。四条地址总线PABPAB、CABCAB、DABDAB和EABEAB：传送指令执行所需要的地址。第21页/共68页第22页/共68页不同访问使用总线的情况第23页/共68页8.1.2 中央处理单元（CPU）40-bit算术逻辑单元（ALU）两个40-bit累加器桶形移位器17 17-bit乘法器40-bit加法器比较、选择和存储单元（CSSU）指数编码器数据地址产生单元程序地址产生单元第24页/共68页一、算术逻辑单元（ALU）40-bit40-bit的算术逻辑
6、单元（ALUALU），可进行单周期的算术逻辑运算。可当作两个16-bit16-bit的ALUALU来使用，在单周期内可同时完成两个16-bit16-bit的操作。它的输入端有多种数据来源。第25页/共68页算术逻辑单元（ALU）第26页/共68页二、累加器保护位（AGAG和BGBG）作为运算时的头区（HeadmarginHeadmargin），用于防止诸如自相关运算时产生的溢出。AGAG、BGBG、AHAH、BHBH、ALAL、BLBL是存储器映射的寄存器。A A可以作为乘法器的一个输入。第27页/共68页三、桶形移位寄存器40-bit40-bit桶形移位器的作用是对一些操作进行标定和标准化。
7、可以进行0 0 3131位的左移和0 0 1616位的右移。它的输入数据有多个来源。第28页/共68页桶形移位寄存器第29页/共68页四、乘/累加单元包括一个17bit17bit 17bit17bit的乘法器和一个40-40-bitbit的专用加法器。在一个流水线周期内可完成乘/累加操作。可以进行有符号数乘有符号数、无符号数乘无符号数、有符号数乘无符号数的运算。进行符号位扩展。第30页/共68页乘/累加单元第31页/共68页五、比较、选择和存储单元（CSSUCSSU）加速了ViterbiViterbi解码运算，特别适用于数字通信领域。第32页/共68页Viterbi算法中的加法功能由ALU完成
8、，ALU分为两个16-bit的加法器，结果送A或B。第33页/共68页六、指数编码器 指数编码器是支持单周期EXPEXP指令的专用硬件电路；EXPEXP指令和NORMNORM指令利用指数编码器对累加器中的内容进行标准化。第34页/共68页第35页/共68页8.1.3 内部存储器所有的C54x器件都包含片内的RAM和ROM。RAM又分为：双重访问RAM（DARAM）单次访问RAM（SARAM）2626个CPU寄存器、外设寄存器映射到数据空间。第36页/共68页一、片内ROM片内ROM可以作为程序存储器，在某些情况下，也可以作为数据存储器。包含一个引导程序。可以做成用户定制ROM。第37页/共68
9、页二、片内RAM片内DARAM：分块组织，CPU可以在一个机器周期内对同一DARAM块进行读和写。片内SARAM：分块组织，每一块在单机器周期内只能进行一次读或写访问。一般总是作为数据存储器，主要是用来存储数据。也可以作为程序存储器，用来存储程序编码。第38页/共68页三、存储器映射寄存器CPU寄存器：一共2626个，访问时不需要等待状态。外设寄存器：它们是外设电路中控制和数据寄存器。便笺式RAM块（高速暂存器）：包括3232字的DARAM，用于各种高速暂存以避免一个大的RAM块被分割开。第39页/共68页例如：例如：CPU发送地址发送地址0008H访问数据空间，访问数据空间，它访问的是累加器
10、它访问的是累加器A的的低位字寄存器低位字寄存器AL，而，而不是内部或外部的某不是内部或外部的某一个存储器单元。一个存储器单元。007FH007FH第40页/共68页8.1.4 在片外设通用I/O引脚（输入BIO和输出XF）软件可编程等待状态产生器可编程块开关模块定时器时钟产生器主机接口（HPI）串行口第41页/共68页六、主机接口（HPI）n主机接口（HPI）是一个8-bit的并行口(C5402)，可以用来与一个主机进行连接。n通过HPI接口，C54x和外接主机之间可以交换信息。n不同的C54x器件有不同类型的HPI接口。第42页/共68页C54x第43页/共68页第44页/共68页HPI的两
11、种操作模式共享访问模式（SAM）：C54x和主机都可访问HPI存储器。在C54x和主机访问周期发生冲突的情况下（两个访问同时读或写），主机有优先权，C54x等一个周期。主机独享模式（HOM）：只有主机可以访问HPI存储器，C54x处于复位状态或休眠状态，其内部和外部时钟全部停止。第45页/共68页8.1.5 串行口C54x器件有四种类型的串口：标准型串口（SP）缓冲串口（BSP）时分复用串口 （TDM）多通道缓冲串口（McBSP）第46页/共68页1.标准串口（SP）标准标准模式模式第47页/共68页标准串口传送数据的方式有：突发模式：传输的数据帧与帧之间存在一些间隙，即串口上的数据不是连续不
12、断地传输的。连续模式：初始化脉冲以后，数据帧就以最大速率进行传输，不再需要后续的FSXFSX或FSRFSR信号。第48页/共68页（1）突发模式第49页/共68页（2）连续模式第50页/共68页二、缓冲串口（BSP）缓冲串口是增强型的标准串口；由一个全双工、双缓冲串行口和一个自动缓冲单元（ABU）组成；其中的串行口与C54x的标准型串口功能相同。第51页/共68页BSP有两种工作模式标准模式：与C54x标准串口的工作方式基本一样，ABU是透明的。自动缓冲模式：BSP自动使用ABU内嵌式地址产生器进行串口与C54x内部存储器之间直接的数据传输。第52页/共68页自动缓冲单元是透明的标准标准模式模
13、式第53页/共68页自动缓自动缓冲模式冲模式第54页/共68页三、时分复用串口（TDM）时分复用是将一个时间间隔划分为许多更小的时间间隔（称为时隙）；每一个小间隔就代表了一个通信的通道。第55页/共68页TDM串口的两种工作模式 独立模式：串口的操作与标准串口类似。多处理模式：可以将多个DSP器件连接形成多处理机系统。使用了8 8个TDM通道，哪一个器件发送、哪一个或哪些器件从哪个信道接收都可以独立说明。一个C54x器件最多可与七个其他器件串行通信。第56页/共68页数据数据地址地址时钟时钟帧脉冲帧脉冲第57页/共68页多处理模式的工作过程 在一个特定的时隙里只有一个器件可以驱动数据和地址线（
14、TDAT和TADD），其他器件（包括时钟驱动器件）都要对TDAT和TADD线采样以确定是否当前发送的有效数据要读取。如果一个器件识别到一个它应该响应的地址，那么该器件就进行一个有效的TDM读操作，数值从接收移位寄存器（TRSR）传送到数据接收寄存器（TRCV）。当TRCV有了一个有效的接收 数 据 并 且 可 以 读 取 时，就 产 生 接 收 中 断（TRINT）。第58页/共68页四、多通道缓冲串口（McBSP）主要特征：双工通信；双缓冲发送寄存器，三缓冲接收寄存器；允许连续数据传送；独立的接收和发送帧同步和时钟信号；直接与工业标准的编解码器、串行A/D、D/A接口；可产生外部移位时钟或内
15、部可编程的移位时钟；多达128个信道的接收和发送；传送的数据字长度可为8、12、16、20、24、32bit；第59页/共68页第60页/共68页8.2 TMS320C54x的存储空间组织形式C54x的存储空间：程序空间 数据空间 I/O空间C54x的存储器资源 片内RAM、ROM 片外RAM 存储器映射寄存器 I/O口第61页/共68页第62页/共68页存储器映射规律片内RAM一般映射到数据空间，但也可以映射到程序空间。ROM一般映射到程序空间，也可部分映射到数据空间。在C54x器件的处理器模式状态寄存器（PMST）中有三位影响存储空间的结构：MP/MC、OVLY、DROM。第63页/共68
16、页MP/MCMP/MC和OVLYOVLY决定了片内哪些存储器映射到程序空间。MP/MC=1MP/MC=1，片内ROMROM被禁止。MP/MC=0MP/MC=0，片内ROMROM映射到程序空间。OVLY=1OVLY=1，一部分片内DARAMDARAM被同时映射到程序和数据空间，OVLY=0OVLY=0，没有片内RAMRAM被映射到程序空间，此时RAMRAM只能作数据存储器。DROMDROM决定了部分片内ROMROM映射到数据空间。DROM=0DROM=0，没有片内ROMROM被映射到数据空间中；DROM=1DROM=1，有一部分片内ROMROM被映射到数据空间中。第64页/共68页C5402有：有：片内片内ROM 4k片内片内DARAM 16k第65页/共68页程序存储器可访问的程序存储器有64k；包括片内ROM、片内RAM、片外RAM；当程序地址产生单元生成一个地址超出了片内存储器的范围，器件会自动产生一个外部访问。第66页/共68页数据存储器可访问的数据存储器有64k；包括片内ROM、片内RAM、片外RAM；当数据地址产生单元生成一个地址超出了片内存储器的范围，器件会自动产生一个外部访问。第67页/共68页感谢您的欣赏！第68页/共68页