《CMOS数字集成电路实用.pptx》由会员分享，可在线阅读，更多相关《CMOS数字集成电路实用.pptx（25页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2.3 CMOS反相器及其版图反相器及其版图 2.3.1 MOS晶体管及其版图晶体管及其版图 LWW多晶硅多晶硅SiO2源源(N+)漏漏(N+)NMOS晶体管晶体管栅栅(G)源源(S)漏漏漏漏(D)(D)栅氧化层栅氧化层P P型型NMOSNMOS管的物理模型管的物理模型管的物理模型管的物理模型P型衬底型衬底 N+N+空穴空穴电子电子沟道沟道第1页/共25页NMOS管特性管特性漏极电流漏极电流第2页/共25页NMOS管特性管特性当不考虑沟道长度调制当不考虑沟道长度调制系数系数的影响时的影响时:截止状态截止状态截止状态截止状态V VGSGSVVVTNTN V VGSGSVVDSDS+V+VTNTN
2、饱和区饱和区饱和区饱和区 V VTNTNVVGSGSVVDSDS+V+VTNTN 第3页/共25页对于对于PMOS管管V VGSGSVVTPTPV VGSGSVVDSDS+V+VTPTPV VGSGS+V+VTPTPVVGSGSVVTPTP第4页/共25页NMOS管在线性区的沟道电阻管在线性区的沟道电阻数字电路的应用中数字电路的应用中第5页/共25页NMOS管作电阻管作电阻R RDSDSPMOSPMOS管管第6页/共25页2.3.2 CMOS反相器的结构及其版图反相器的结构及其版图RP=RNVOUTCMOS反相器反相器VDDVINM1M2VDDVOUTRP (M2)VINVINRN (M1)C
3、MOS反相器的等效模型反相器的等效模型第7页/共25页CMOS反相器的制作工艺反相器的制作工艺 物理结果截面物理结果截面(侧视侧视)场氧化场氧化(FOX)掩膜板掩膜板(顶视顶视)N阱N阱掩膜板阱掩膜板薄氧薄氧掩膜板掩膜板 薄氧层薄氧层P型衬底型衬底 N阱阱P型衬底型衬底 N阱阱薄氧化层薄氧化层第8页/共25页多晶硅掩膜板多晶硅掩膜板 多晶硅多晶硅N+掩膜板掩膜板 N+N+P型衬底型衬底 N阱阱多晶硅多晶硅NMOS管P型衬底型衬底 N阱阱N+N+PMOS管P型衬底型衬底 N阱阱N+N+P+P+N+P+P+掩膜板掩膜板(负负)第9页/共25页金属金属金属掩膜板金属掩膜板P型衬底型衬底 N阱阱N+N
4、+P+P+接触接触接触孔接触孔接触掩膜接触掩膜P型衬底型衬底 N阱阱N+N+P+P+金属金属第10页/共25页2.4 设计规则和工艺参数设计规则和工艺参数 几何设计规则几何设计规则电学设计规则电学设计规则设设计计规规则则几何规则规定了版图制作中几何规则规定了版图制作中的各种尺寸的各种尺寸,对版图各层之间对版图各层之间的重叠、有源区的特征尺寸、的重叠、有源区的特征尺寸、以及线条的宽度和间距等几以及线条的宽度和间距等几何尺寸所作出的规定。何尺寸所作出的规定。电学规则是电路连线电阻、电学规则是电路连线电阻、分布电容、功耗等应达到分布电容、功耗等应达到的指标。的指标。第11页/共25页分布电容分布电容
5、MOS晶体管的器件电容晶体管的器件电容 CBS CGB CBD S D 沟道沟道CBS CGB CBDCGSGCGD一般，栅极电容可统一近似为：一般，栅极电容可统一近似为：式中，式中，0是真空的介电系数，是真空的介电系数，0X是是二二氧氧化化硅硅的的相相对对介介电电常常数数，0X=4，A为为栅栅氧氧化化 层层面面积积，t0X 为为栅氧化层厚度。栅氧化层厚度。，第12页/共25页扩散电容扩散电容 源扩散区源扩散区面面 积积漏扩散区漏扩散区面面 积积源区源区漏区漏区ab扩散电容包括扩散扩散电容包括扩散区面电容和侧电容区面电容和侧电容两部分两部分:式中，式中，Cja为每平方微米面结电容，为每平方微米
6、面结电容，Cjp为每微米的侧面为每微米的侧面电容，电容，a为扩散区的宽度，为扩散区的宽度，b为扩散区的长度。为扩散区的长度。结电容结电容Cja是结电压是结电压Vj的函数的函数：式中，式中，B为结电势，为结电势，B0.6V。n是常数，与是常数，与PN结结附近杂质的分布有关，附近杂质的分布有关，n=0.30.5。第13页/共25页 连线电容连线电容 信号沿导线传播的延迟依赖于许多因素，包括导线信号沿导线传播的延迟依赖于许多因素，包括导线的分布电阻与电容，驱动源的阻抗，以及负载阻抗。的分布电阻与电容，驱动源的阻抗，以及负载阻抗。对于长线，由导线层中分布电阻和分布电容引起的对于长线，由导线层中分布电阻
7、和分布电容引起的传播延迟起支配作用。传播延迟起支配作用。导线的延迟时间导线的延迟时间 in R R R R R out CCCCC当当n很大时很大时:式中，式中，r 是单位长度导线分布电阻，是单位长度导线分布电阻，c 是单位长度导线是单位长度导线分布电容，分布电容，l 是导线长度。是导线长度。第14页/共25页门的延迟门的延迟 CMOS门的延迟下降时间门的延迟下降时间 上升时间上升时间上升时间上升时间trtf0.9VDD0.1VDD第15页/共25页CMOS电路的功耗电路的功耗 静态功耗静态功耗动态功耗动态功耗动态功耗动态功耗对负载电容对负载电容对负载电容对负载电容充放电功耗充放电功耗充放电功
8、耗充放电功耗短路功耗短路功耗短路功耗短路功耗 减小减小CMOS管的输入电容，对于提高电路的工作速度和管的输入电容，对于提高电路的工作速度和降低动态功耗都是有利的。此外，降低电源电压可以同时减降低动态功耗都是有利的。此外，降低电源电压可以同时减少静态功耗、动态功耗和短路功耗，因此在低功耗系统中都少静态功耗、动态功耗和短路功耗，因此在低功耗系统中都采用采用1.53.3V的电源电压。的电源电压。第16页/共25页2.5 CMOS数字电路的特征数字电路的特征2.5.1 标准逻辑电平标准逻辑电平种类种类供电电源供电电源TTL5.00.82.0ALSTT5.00.82.0ECL-5.2-1.5-1.1HC
9、MOS5.00.93.6NMOS5.00.93.6第17页/共25页2.5.2 逻辑扇出特性逻辑扇出特性 R 2.5.3 容性负载及其影响容性负载及其影响 tPD=tLH+tHL=2.2(RP+RN)C2.5.4 CMOS电路的噪声容限电路的噪声容限设设VOL和和VOH是反相器的额定输出低电平和高电平，是反相器的额定输出低电平和高电平，VIL和和VIH是反相器输入端的阈值电压，则当反相器的输入是反相器输入端的阈值电压，则当反相器的输入ViVIL时，反时，反相器输出为高电平；相器输出为高电平；ViVIH时，反相器输出为低电平，当时，反相器输出为低电平，当VILViVIH时，电路处于不定态。时，电
10、路处于不定态。VIL是保证可靠的逻辑是保证可靠的逻辑“1”状态状态CMOS反相器的最大输入电压，反相器的最大输入电压，VIH是保证可靠的逻辑是保证可靠的逻辑“0”状态状态CMOS反相器的最小输入电压。于是，定义噪声容反相器的最小输入电压。于是，定义噪声容限为：限为：低电平噪声容限低电平噪声容限 NML=VIL-VOL 高电平噪声容限高电平噪声容限 NMH=VOH-VIH第18页/共25页 CMOS电路的噪声容限的分析计算电路的噪声容限的分析计算CMOS反相器的直流电压转移特性曲线反相器的直流电压转移特性曲线VDVOH=VDDVOL=0VILVIHVi第19页/共25页CMOS电路的噪声容限电路
11、的噪声容限 对于典型的对于典型的CMOS电路，电路，VTN=1V，VTP=-1V，VDD=5V，CMOS电路的噪声容限电路的噪声容限 对于对于NMOS电路，电路，NML=1.38V，NMH=1.98V 对于对于TTL电路，电路，NML=0.4V，NMH=0.8V 对于对于3.3V供电的供电的CMOS电路，电路，NML=1.4875V，NMH=1.4875V 第20页/共25页2.6 CMOS逻辑门逻辑门2.6.1 CMOS或非门或非门VDDM3M4baM1M2输入输入导通管导通管截止管截止管输出输出输出阻抗输出阻抗ba00M3，M4M1，M212RP01M1，M4M2，M30RN10M2，M3
12、M1，M40RN11M1，M2M3，M401/2RN第21页/共25页2.6.2 CMOS与非门与非门VDDM4M2M1M3ab输入输入导通管导通管截止管截止管输出输出输出阻抗输出阻抗ba00M3，M4M1，M211/2RP01M2，M3M1，M41RP10M1，M4M2，M31RP11M1，M2M3，M402RN第22页/共25页2.7 CMOS传输门传输门2.7.1 NMOS多路选择器多路选择器M4F4F3F2abM7M5M3M1M8M6M2F1Ya b导通管导通管输出输出Y0 0M1，M2M3，M6F10 1M3，M4M1，M8F21 0M5，M6M2，M7F31 1M7，M8M4，M5F4第23页/共25页2.7.2 CMOS传输传输ACB第24页/共25页感谢您的欣赏！第25页/共25页