《PCB布线实践指南(二).pdf》由会员分享，可在线阅读，更多相关《PCB布线实践指南(二).pdf（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、PCB布线实践指南二接地平面实际上需要讨论的内容远不止本文提到的这些，但是我们会重点突出一些关键特性并鼓励读者进一步探讨这个问题。接地平面起到公共基准电压的作用，提供屏蔽，能够散热和减小寄生电感但它也会增加寄生电容的功能。虽然使用接地平面有许多好处，但是在实现时也必须小心，因为它对 能够做的和不能够做的都有一些限制。理想情况下，PCBPCB 有一层应该专门用作接地平面。这样当整个平面不被破坏时才会产生 最好的结果。千万不要挪用此专用层中接地平面的区域用于连接其它信号。由于接地平面可 以消除导体和接地平面之间的磁场，所以可以减小印制线电感。如果破坏接地平面的某个区 域，会给接地平面上面或下面的印
2、制线引入意想不到的寄生电感。因为接地平面通常具有很大的外表积和横截面积，所以使接地平面的电阻保持最小值。在低频段，电流会选择电阻最小的路径，但是在高频段，电流会选择阻抗最小的路径。然而也有例外，有时候小的接地平面会更好。如果将接地平面从输入或者输出焊盘下挪 开，高速运算放大器会更好地工作。因为在输入端的接地平面引入的寄生电容，增加了运算 放大器的输入电容，减小了相位裕量，从而造成不稳定性。正如在寄生效应一节的讨论中所 看到的，运算放大器输入端 1 pF1 pF 的电容能引起很明显的尖脉冲。输出端的容性负载 包括 寄生的容性负载一一造成了反应环路中的极点。这会降低相位裕量并造成电路变得不稳定。如
3、果有可能的话，模拟电路和数字电路 一一包括各自的地和接地平面 一一应该分开。快 速的上升沿会造成电流毛刺流入接地平面。这些快速的电流毛刺引起的噪声会破坏模拟性能。模拟地和数字地以及电源应该被连接到一个共用的接地点以便降低循环流动的数字和模 拟接地电流和噪声。在高频段，必须考虑一种称为趋肤效应的现象。趋肤效应会引起电流流向导线的外外 表一一结果会使得导线的横截面变窄，因此使直流DCDC电阻增大。虽然趋肤效应超出了本 文讨论的范围，这里还是给出铜线中趋肤深度Skin DepthSkin Depth的一个很好的近似公式以 cmcm 为单位：Skin Depth=(-:-(裁低灵敏度的电镀金属有助于减
4、小趋肤效应。封装运算放大器通常采用不同的封装形式。所选的封装会影响放大器的高频性能。主要的影 响包括寄生效应前面提到的和信号路径。这里我们集中讨论放大器的路径输入、输出和 电源。图 9 9 示出了采用 SOICSOIC 封装a a和 SOT-23SOT-23 封装b b的运算放大器之间的布线区别。每 种封装都有它自身的一些问题。重点看a a，仔细观察反应路径就发现有多种方法连接反应。最重要的是保证印制线长度最短。反应路径中的寄生电感会引起振铃和过冲。在图学习文档仅供参考9 9a a和9 9b b中，环绕放大器连接反应路径。图 9 9c c示出了另外一种方法一一在 SOICSOIC 封装下面 连
5、接反应路径一一这样就减小了反应路径的长度。每种方法都有细微的差异。第一种方法会 导致印制线过长，会增大串联电感。第二种方法采用了通孔，会引起寄生电容和寄生电感。在给 PCBPCB 布线时必须要考虑这些寄生效应的影响及其隐含的问题。SOT-23SOT-23 布线差几乎是最理想的：反应印制线长度最短，而且很少利用通孔；负载和旁路电容从很短的路径返回到相 同的地线连接；正电源端的电容图 9 9b b中未示出直接放在 PCBPCB 反面的负电源电容的下 面。图9同一运算曲太器电路的布鲨区别昭引的C封装.)SOT-23 m.mPCB下血呆用RF的SCIO粋它低失真放大器的引脚排列：ADIADI 公司提供
6、的一些运算放大器例如 AD80451AD80451 丨采用了一 种新的低失真引脚排列，有助于消除上面提及的两个问题；而且它还提高了其它两个重要方 面的性能。LFCSPLFCSP 的低失真引脚排列，如图 1010 所示，将传统运算放大器的引脚排列按着逆 时针方向移动一个引脚并且增加了一个输出引脚作为专用的反应引脚。低失真引脚排列允许输出引脚专用反应引脚和反相输入引脚之间可以靠近连接，如 图 1111所示。这样极大地简化和改善了布线。911IS的 PC 日布这种引脚排列还有一个好处就是降低了二次谐波失真。传统运算放大器的引脚配置中引起二次谐波失真的一个原因是同相输入和负电源引脚之间的耦合作用。LF
7、CSPLFCSP 封装的低失真14 dB14 dB引脚排列消除了这种耦合所以极大地降低了二次谐波失真；在有些情况下最多可降低图 1212 示出了 AD80992AD80992 采用 SOICSOIC 封装和 LFCSPLFCSP 封装失真性能的差异。FFEQuSnCT WMSIFFEQuSnCT WMSIAD 0099同封转先启性育踰 I 比 TS 冋的运鼻故大器乗用 SOIC 和 LFCSP 封黑这种封装还有一个好处 一一功耗低。LFCSPLFCSP 封装有一个裸露的焊盘，它降低了封装的热 阻，从而能改善9JAJA 值约 40%40%。因为降低了热阻，所以降低了器件的工作温度，也就相当于 提
8、高可靠性。目前，ADIADI 公司提供采用新的低失真引脚排列的三种高速运算放大器：和 AD80003AD80003。布线和屏蔽PCBPCB 上存在各种各样的模拟和数字信号，包括从高到低的电压或电流，从 DCDC 到 GHzGHz 频 率范围。保证这些信号不相互干扰是非常困难的。回忆前面谁都别信局部的建议，最关键的是预先思考并且为了如何处理 PCBPCB 上的信号 制定出一个方案。重要的是注意哪些信号是敏感信号并且确定必须采取何种措施来保证信号 的完整性。接地平面为电信号提供一个公共参考点，也可以用于屏蔽。如果需要进行信号隔 离，首先应该在信号印制线之间留出物理距离。下面是一些值得借鉴的实践经验
9、：*减小同一 PCBPCB 中长并联线的长度和信号印制线间的接近程度可以降低电感耦合。AD8045AD8045,AD8099AD8099*减小相邻层的长印制线长度可以防止电容耦合。*需要高隔离度的信号印制线应该走不同的层而且一一如果它们无法完全隔离的话一一 应该走正交印制线，而且将接地平面置于它们之间。正交布线可以将电容耦合减至最小，而 且地线会形成一种电屏蔽。在构成控制阻抗印制线时可以采用这种方法。高频RFRF信号通常在控制阻抗印制线上流动。就是说，该印制线保持一种特征阻抗，例如5050Q RFRF 应用中的典型值。两种最常见的控制阻抗印制线，微带线 4 4 和带状线 5 5 都 可以到达类
10、似的效果，但是实现的方法不同。微带控制阻抗印制线，如图 1313 所示，可以用在 PCBPCB 的任意一面；它直接采用其下面的 接地平面作为其参考平面。公式6 6可以用于计算一块 FR4FR4 板的特征阻抗。7 7 5.95.9/1 1心亠门4 1耳*1 41Y,14H H 表示从接地平面到信号印制线之间的距离，W W 表示印制线宽度，T T 表示印制线厚度;全部尺寸均以密耳milsmils 10-310-3 英寸为单位。erer 表示 PCBPCB 材料的介电常数。T T mFiECTRlC H+GKOUfJI)OLAMt-GKOUfJI)OLAMt-HH|13|13徹带传畢线TRACETR
11、ACE*T團 14 講狀控制阻坑印削址带状控制阻抗印制线参见图 1414采用了两层接地平面，信号印制线夹在其中。这种方 法使用了较多的印制线，需要的 PCBPCB 层数更多，对电介质厚度变化敏感，而且本钱更高 一所 以通常只用于要求严格的应用中。用于带状线的特征阻抗计算公式如公式7 7所示。盃)1 期保护环，或者说隔离环是运算放大器常用的另一种屏蔽方法，它用于防止寄生电流 进入敏感结点。其根本原理很简单 一一用一条保护导线将敏感结点完全包围起来，导线保持 或者迫使它保持低阻抗与敏感结点相同的电势，因此使吸收的寄生电流远离了敏感结点。图 1515a a示出了用于运算放大器反相配置和同相配置中的保
12、护环的原理图。图用于 SOT-23-5SOT-23-5 封装中两种保护环的典型布线方法。1515b b示出IHlPFFTHIUnIHlPFFTHIUnhinWiMUFFITIiNGhinWiMUFFITIiNGALKiJti/ALKiJti/IV|VQUTALSUti/ALSUti/IN/ERTiUOiIN/ERTiUOi 15保护坏：心)反相粘同相工作(b)SOT-23-5结语高水平的 PCBPCB 布线对成功的运算放大器电路设计是很重要的，尤其是对高速电路。一个 好的原理图是好的布线的根底；电路设计工程师和布线设计工程师之间的紧密配合是根本，尤其是关于器件和接线的位置问题。需要考虑的问题包括旁路电源，减小寄生效应，采用接 地平面，运算放大器封装的影响，以及布线和屏蔽的方法。