《微机原理第六章1课件.ppt》由会员分享，可在线阅读，更多相关《微机原理第六章1课件.ppt（67页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2第六章第六章微机接口技术概述微机接口技术概述第一节第一节接口技术的基本概念接口技术的基本概念第二节第二节I/O端口的编址和译码端口的编址和译码第三节第三节CPU与外设间的数据传送方式与外设间的数据传送方式第四节第四节接口技术的现状与发展趋势接口技术的现状与发展趋势第五节第五节接口的设计与分析接口的设计与分析31.假设假设(AL)=73H,(DX)=21CH,(端口端口21CH)=95H执行执行MOVDX,21CH作业作业:6-3,6-6,6-10INAL,DX(1)根据根据8088CPU在最小模式下的在最小模式下的I/O、存储器读、存储器读/写时序，写时序，描述执行描述执行IN指令时指令时8
2、088CPU有关引脚的具体变化过程有关引脚的具体变化过程。(2)根据根据IBMPC/XT总线的总线的I/O读、写周期时序，读、写周期时序，描述执行描述执行IN指令时，指令时，IBMPC/XT总线上有关引脚的总线上有关引脚的具体过程具体过程如果执行的是如果执行的是MOVDX,21CHOUTDX,AL有关引脚的具体变化过程有关引脚的具体变化过程?42.编写程序，采用无条件传送方式，从端口编写程序，采用无条件传送方式，从端口256h读入读入100h个字节数据个字节数据3.某某I/O接口的状态寄存器接口的状态寄存器D0位存放外设位存放外设BUSY的的状态状态,其地址为其地址为2A3h,D0=1表示外设
3、忙表示外设忙;该接口的数据寄存器的地址为该接口的数据寄存器的地址为2A1h。编写程序，。编写程序，用查询方式将用查询方式将data为首地址的为首地址的100个内存单元内容个内存单元内容从该从该I/O接口输出。接口输出。6第一节第一节接口技术的基本概念接口技术的基本概念一、一、接口的概念和功能接口的概念和功能二、二、接口电路的典型结构接口电路的典型结构7一、一、接口的概念和功能接口的概念和功能1、接口和接口技术、接口和接口技术2、为什么要用接口电路？、为什么要用接口电路？81、接口和接口技术、接口和接口技术接口接口指指CPU、存储器、外设之间通过总线进行连接的电路部分，、存储器、外设之间通过总线
4、进行连接的电路部分，是是CPU与外界进行信息交换的中转站。与外界进行信息交换的中转站。接口技术接口技术是研究是研究CPU如何与外部世界进行最佳耦合与匹配，如何与外部世界进行最佳耦合与匹配，实现双方高效、可靠地交换信息的一门技术，实现双方高效、可靠地交换信息的一门技术，是软件、硬件结合的体现，是微机应用的关键。是软件、硬件结合的体现，是微机应用的关键。10外设是用来实现人机交互的一些机电设备。外设是用来实现人机交互的一些机电设备。外设处理信息的类型、速度、通信方式与外设处理信息的类型、速度、通信方式与CPU不匹配不匹配,不能直接挂在总线上，必须通过接口和系统相连不能直接挂在总线上，必须通过接口和
5、系统相连2、为什么要用接口电路？、为什么要用接口电路？11二、接口电路的典型结构二、接口电路的典型结构从编程角度看，接口内部主要包括从编程角度看，接口内部主要包括一个或多个一个或多个CPU可以进行读可以进行读/写操作的写操作的寄存器寄存器，又称为，又称为I/O端口端口。各各I/O端口由端口由端口地址区分端口地址区分。I/O端口端口1I/O端口端口2I/O端口端口3地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPU13CPU对外设输入对外设输入/输出的控制输出的控制，是通过是通过对接口电路中各对接口电路中各I/O端口的读端口的读/写操作完成。写操作完成。I/O端口端口1I
6、/O端口端口2I/O端口端口3地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPU15一、一、I/O端口的编址方式端口的编址方式1、端口与存储器分别独立编址端口与存储器分别独立编址2、端口与存储器统一编址端口与存储器统一编址16特点：特点：l端口与存储器分别独立编址端口与存储器分别独立编址端口不占用内存空间端口不占用内存空间l设有专门的设有专门的I/O指令对端口进行读写，指令对端口进行读写，对内存操作的指令不能用于对内存操作的指令不能用于I/O端口端口例例Intel的的80X86系列、系列、Z80系列系列I/O空空间间内内存存空空间间1、端口与存储器分别独立编址端口与存储
7、器分别独立编址（I/O映射方式）映射方式）例例 MOV10H,AL对内存操作对内存操作IN10H,AL对端口操作对端口操作18二二、8088的输入的输入/输出指令和时序输出指令和时序1.输入指令输入指令IN2.输出指令输出指令OUT3.输入输入/输出指令时序输出指令时序19输入输入/输出指令输出指令实现实现I/O端口与端口与CPU之间的数据传之间的数据传送送I/O端口端口1I/O端口端口2I/O端口端口3地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPU20可寻址可寻址220=1M个内存单元个内存单元内存范围内存范围00000FFFFFh内存单元的地址有内存单元的地址有
8、5种寻址种寻址可寻址可寻址216=64K个个I/O端口端口I/O端口范围端口范围0000FFFFHI/O端口的地址由端口的地址由一个一个8位二进制数直接寻址位二进制数直接寻址或或DX寄存器间接寻址寄存器间接寻址8088CPU采用采用I/O端口与存储器分别独立编址端口与存储器分别独立编址I/O空空间间内内存存空空间间211.输入指令输入指令INport为数字形式的端口地址为数字形式的端口地址,大小为大小为0255或或0FFH22例例 (1)INAL，28H若若(28H端口端口)=10101111B执行后执行后(AL)=(28H端口端口)=0AFH(2)INAX，28H若若(28H端口端口)=10
9、101111B(29H端口端口)=01010000B执行后执行后(AL)=(28H端口端口)=0AFH(AH)=(29H端口端口)=50H(3)MOVDX，300HINAL，DX若若(300H端口端口)=69H执行后执行后(AL)=(300H端口端口)=69H24(1)OUT21H,AL若若(AL)=11001100B执行后执行后（21H端口端口)=0CCH(2)MOVDX，21BHOUTDX，AL若（若（AL）=10100110B执行后执行后(21BH端口端口)=(AL)=0A6H例例25(1)累加器累加器AL、AX的专用指令的专用指令对输入指令对输入指令IN，目的操作数只能为，目的操作数只
10、能为AL,或或AXINAL,21HINAX,DXINBX,21H对输出指令对输出指令OUT，源操作数只能为，源操作数只能为AL,或或AXOUT20H,ALOUTDX,AXOUTDX,CX输入输入/输出指令（输出指令（IN、OUT）特点：）特点：26（2）端口地址可由直接方式或间接方式给出端口地址可由直接方式或间接方式给出 例例OUT219H,ALMOVDX,219HOUTDX,AL例例 INAL,218HMOVDX,218HINAL,DX当端口号当端口号FFH，即，即255时时,需把端口号放在需把端口号放在DX寄存器中，寄存器中，DX是一个是一个16位寄存器，范围在位寄存器，范围在0FFFFh
11、之间。之间。当端口号在当端口号在0FFH，即即0255时，时，可在指令中可在指令中直接直接指定端口号指定端口号例例 INAL,21HOUT20H,AL28(3)可进行字节或字传送可进行字节或字传送由指令中由指令中AL或或AX的类型决定的类型决定(4)注意端口地址与端口内容的区别注意端口地址与端口内容的区别 INAL,21H不等于不等于(AL)21HOUTDX,AL不等于不等于(DX)(AL)INAL,20H;字节传送字节传送INAX,20H;字传送字传送INAL,DX;字节传送字节传送INAX,DX;字传送字传送OUT20H,AL;字节传送字节传送OUT20H,AX;字传送字传送OUTDX,A
12、L;字节传送字节传送OUTDX,AX;字传送字传送293.输入输入/输出指令时序输出指令时序当当CPU执行执行IN指令时，进入指令时，进入I/O端口端口读读周期周期当当CPU执行执行OUT指令时，进入指令时，进入I/O端口端口写写周期周期掌握掌握（1）在最小模式下，）在最小模式下，I/O端口的读、写周期。端口的读、写周期。（2）IBMPC/XT总线上总线上I/O端口的读、写周期。端口的读、写周期。31T1T2T3T4IO/MA15A8A19A16/S6S3ALERDDT/RDENCLKA7A0D7D0AD7AD08088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3
13、AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET8088CPU最小模式下最小模式下,I/O端口端口读读周期时序周期时序328088CPU最小模式下最小模式下,I/O端口端口写写周期时序周期时序T1T2T3T4IO/MA15A8AD7AD0ALEWRDT/RDENCLKA7A0D7D08088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17
14、/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETA19A16/S6S333(2)IBMPC/XT总线上总线上I/O端口的读、写周期端口的读、写周期与读、写存储器的过程相似，不同之处：与读、写存储器的过程相似，不同之处：1IOR、IOW变低，变低，CPU操作操作I/O端口。端口。2端口的地址信号出现在端口的地址信号出现在A15A0上，上，A19A16全为低电平全为低电平。3.增加了一个增加了一个TW等待周期等待周期34lIBMPC/XT总线上总线上I/O端口端口读读周期周期当当CPU执行执行IN指令时，进入指令
15、时，进入I/O端口读周期端口读周期,从指定的端口读入数据到从指定的端口读入数据到CPU中。中。I/O端口端口1I/O端口端口2I/O端口端口3地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPU35I/O端口端口读读周期时序周期时序D7D0IORA15A0ALECLKT4T1T2T3 TwGNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHR
16、DYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 IBMPC/XT总线插槽引脚信号总线插槽引脚信号36例例 假设假设端口端口218H的内容为的内容为7BHMOVDX，218HINAL,DX信号变化过程：信号变化过程：A15A0上出现地址信号上出现地址信号0000001000011000B(由由CPU发出发出)ALE上出现正脉冲信号上出现正脉冲信号IOR变低变低D7D0上出现有效信号上出现有效信号01111011B(由端口送出由端口送出)IOR变高，数据进入变高，数据进入ALD7D0IORA15A0ALECLKT4T1T2T3 Tw3
17、7lIBMPC/XT总线上总线上I/O端口端口写写周期周期当当CPU执行执行OUT指令时，进入指令时，进入I/O端口写周期端口写周期,将数据写入指定的端口。将数据写入指定的端口。I/O端口端口1I/O端口端口2I/O端口端口3地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPU38I/O端口端口写写周期时序周期时序A15A0ALEIOWCLKD7D0T4T1T2T3TwGNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/C
18、ALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 IBMPC/XT总线插槽引脚信号总线插槽引脚信号39例例假设假设(AL)=92HMOVDX，319HOUTDX，AL信号变化过程：信号变化过程：A15A0上出现地址信号上出现地址信号0000001100011001B(由由CPU发出发出)ALE上出现正脉冲信号上出现正脉冲信号IOW变低变低D7D0上出现有效信号上出现有效信号10010010B(由由CPU送出送出)IOW变高，变高，数据写入数据写入319
19、H端口端口A15A0ALEIOWCLKD7D0T4T1T2T3Tw40三、三、I/O端口的译码端口的译码1.译码电路的作用译码电路的作用2.译码电路的构成译码电路的构成3.设计译码电路的方法设计译码电路的方法4.片内译码和片选译码片内译码和片选译码411、译码电路的作用、译码电路的作用将将CPU执执行行IN/OUT指指令令发发出出的的地地址址信信号号“翻翻译译”成成欲欲操操作作端端口口的的选选通通信信号号，解解决决存存储储器器、I/O设设备与备与CPU连接时地址总线失配问题。连接时地址总线失配问题。此此信信号号常常作作为为接接口口内内三三态态门门或或锁锁存存器器的的控控制制信信号号，接通或断开
20、接口数据线与系统的连接。接通或断开接口数据线与系统的连接。IN指令时序指令时序A15A0IORCLKD7D0T4T1T2T3TwA15A0CLKIOWD7D0T4T1T2T3 TwOUT指令时序指令时序42该电路在该电路在CPU执行指令执行指令MOVDX,200HINAL,DX将输入设备的数据读入将输入设备的数据读入CPU内内AL中中图中译码电路的作用图中译码电路的作用：只当只当A15A0上出现上出现200H时，时，（即即 0000001000000000B）输出输出0，其他输出，其他输出1。例例 一个输入设备的简一个输入设备的简单单接接口口电电路路三三 态态缓冲器缓冲器输入输入设备设备数据数
21、据线线IOR地址地址译码译码地址线地址线200H000D7D0A15A0与与非非PC总线总线43执行执行:MOVDX,200HINAL,DX三三 态态缓冲器缓冲器输入输入设备设备数据数据线线IOR地址地址译码译码地址线地址线200H000D7D0A15A0与与非非PC总总线线IN指令时序指令时序A15A0IORCLKD7D0T4T1T2T3Tw000000100000000044输入设备接口电路，即硬件上保证输入设备接口电路，即硬件上保证:只在只在CPU执行从执行从200H端口端口输入数据时，输入数据时，三态门处于工作状态三态门处于工作状态，使输入设备的数据送上总线侧，使输入设备的数据送上总线
22、侧，而而CPU执行其它指令时执行其它指令时,三态门均处于高阻状态三态门均处于高阻状态,使输入设备的数据线与总线侧断开使输入设备的数据线与总线侧断开三三 态态缓冲器缓冲器输入输入设备设备数据数据线线IOR地址地址译码译码地址线地址线200H000D7D0A15A0与与非非PC总总线线MOVDX,200HINAL,DX思考思考：其他的指令为什么不可以？其他的指令为什么不可以？45该电路在该电路在CPU执行指令执行指令MOVDX,300HOUTDX,AL将将CPU内内AL中的数据送至输出设备中的数据送至输出设备图中译码电路的作用图中译码电路的作用：只当只当A15A0上出现上出现300H时，时，（即（
23、即0000001100000000B）输出输出0，其他输出，其他输出1。例例 一个输出设备的简一个输出设备的简单单接接口口电电路路PC总线总线锁存器锁存器输出输出设备设备数据线数据线IOW地址地址译码译码地址线地址线300H000D7D0A15A0与与非非46OUT指令时序指令时序执行：执行：MOVDX,300HOUTDX,ALA15A0CLKIOWD7D0T4T1T2T3 TwPC总线总线锁存器锁存器输出输出设备设备数据线数据线IOW地址地址译码译码地址线地址线300H000D7D0A15A0与与非非000001100000000047输出设备接口电路，即硬件上保证输出设备接口电路，即硬件上
24、保证:只在只在CPU执行从执行从300H端口端口输出数据时，输出数据时，锁存器处于触发状态，其输出随输入变化，锁存器处于触发状态，其输出随输入变化，而而CPU执行其它指令时执行其它指令时,锁存器均处于锁存状态锁存器均处于锁存状态,其输出不随输入变化，其输出不随输入变化，PC总总线线锁存器锁存器输出输出设备设备数据线数据线IOW地址地址译码译码地址线地址线300H000D7D0A15A0与与非非MOVDX,300HOUTDX,AL思考思考：其他的指令为什么不可以？其他的指令为什么不可以？482、译码电路的构成译码电路的构成74LS138译码器译码器门电路：门电路：p与门、非门、或门、与非门、或非
25、门等与门、非门、或门、与非门、或非门等译码器：译码器：p2-4线译码器线译码器74LS139p3-8线译码器线译码器74LS138p4-16线译码器线译码器74LS154等等可用门电路、译码器或者两者的组合实现。可用门电路、译码器或者两者的组合实现。AY0BY1CY2Y3G1Y4G2AY5G2BY6Y749 据端口地址确定地址信号A15A0的取值，用门电路、译码器或两者组合实现满足此取值情况的电路。3、设计译码电路的方法设计译码电路的方法50设计译码电路时：设计译码电路时：1.端口的选通信号通常为低电平有效端口的选通信号通常为低电平有效2.除端口的地址信号参加译码外，除端口的地址信号参加译码外
26、，控制信号控制信号IOW、IOR(IO/M、AEN也可参加译码也可参加译码)译译码码电电路路A0A1A14A15IORIOWAEN译码电路示意图译码电路示意图5174LS138译码器功能表（真值表）译码器功能表（真值表）74LS1383-8译码器译码器AY0BY1CY2Y3G1Y4G2AY5G2BY6Y752例例 设计端口地址为设计端口地址为218H的译码电路的译码电路分析分析CPU执行执行IN/OUT指令时，发出端口的地址信号指令时，发出端口的地址信号MOVDX,218HINAL,DX或或OUTDX,AL对应对应218H端口的地址信号为（取端口的地址信号为（取A9A0）：）：A9A8A7A6
27、A5A4A3A2A1A0 (地址信号地址信号)1000011000B218H只要满足此地址取值的译码电路均可只要满足此地址取值的译码电路均可53方法一、方法一、用门电路实现用门电路实现218H的地址译码的地址译码数数据据线线DBRDWRCS端口端口译码译码电路电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口PC总线总线D0D7D0D710000110000&译码电路部分满足：译码电路部分满足：只当地址信号只当地址信号A9A0为为：A9A8A7A6A5A4A3A2A1A01000011000即即218H时，输出时，输出0，使使I/O接口的接口的CS有效有效否则输出否
28、则输出1使使I/O接口的接口的CS无效无效54数数据据线线DBRDWRCS端端口口译码电路译码电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口PC总线总线D0D7D0D710000110000&注意译码电路中：注意译码电路中：由于高位地址线由于高位地址线A15A10未参与译码未参与译码,即即:地址地址A15A0为：为：1000011000均能输出均能输出0,0,所以该电路使：所以该电路使：一个端口对应多个地址一个端口对应多个地址 共共26=64个个218，618,A18，E18等等等等55采用实际芯片（参看教材旧采用实际芯片（参看教材旧P205新新P215）：）：
29、PC总线总线RDWRCSI/O接口接口D0D7数数据据线线DB端端口口译码电路译码电路0A9A8A7A6A5A4A3A2A1A0AEN+5VIORIOWD0D710000110000&110074LS3074LS2074LS3274LS30为为8输入与非门输入与非门74LS20为为4输入与非门输入与非门74LS32为为2输入或门输入或门当地址信号为：当地址信号为：A9A8A7A6A5A4A3A2A1A01000011000即地址为即地址为218H或门或门74LS32输出输出0，使使I/O接口的接口的CS有效。有效。56当端口地址信号为当端口地址信号为：A9A8A7A6A5A4A3A2A1A01
30、000011000即即218H时时,Y0输出输出0，使使I/O接口的接口的CS有效有效方法二方法二、用译码器、门电路组合实现、用译码器、门电路组合实现218H的地址译码的地址译码74LS1383-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY70000110000100&A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总线总线CSI/O接口接口D0D7&RDWR数数据据线线DBD0D7端端口口译码电路译码电路57219H21AH21BH21CH21DH21EH21FH218H思考思考1：1.Y2Y7译出的端口地址各是多少？译出的端口地址各是多少？74L
31、S1383-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总总线线101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y058思考思考2：将将A0与与A2位置互换，位置互换，Y0Y7译出的地址各是多少？译出的地址各是多少？74LS1383-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC总总线线591根据电路先确定与
32、使能控制连接的信号根据电路先确定与使能控制连接的信号：G1=1即：即：AEN=0A9A8A7A6A5A4A3 G2A=01 0 0 0 0 1 11 0 0 0 0 1 1G2B=0IOW或或IOR为为02再分析与选择控制再分析与选择控制C、B、A相连的各引脚相连的各引脚3最后综合所有地址信号的取值，得出结论最后综合所有地址信号的取值，得出结论分析方法：分析方法：外部连线可变，而外部连线可变，而74LS138芯片的工作原理不变。芯片的工作原理不变。6074LS1383-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A2
33、A1A0AENA3A4A5A6A7A8A9IORIOWPC总总线线101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y0218H21CH21AH21EH219H21DH21BH21FH61片内译码片内译码:在芯片内部的译码电路在芯片内部的译码电路 用于区分芯片内部不同的端口用于区分芯片内部不同的端口片选译码片选译码:在芯片外部的译码电路在芯片外部的译码电路 用于选择不同的芯片或端口用于选择不同的芯片或端口4、片内译码和片选译码片内译码和片选译码62片选译码通常译出的是一个地址范围片选译码通常译出的是一个地址范围并行接口并行接口8255ACS外外设设数数据据线线A0A1
34、RDWRPC总线总线IORA0A1IOWA2A3A4A5A6A7A8A9AEN片片选选译译码码片内片内译码译码端口端口A端口端口B端口端口C端口端口D串行接口串行接口8251数数/模转换模转换0832模模/数转换数转换080921821FH220227H22822FH230237H63常将常将低位地址线（低位地址线（1位或几位）直接连在芯片上（与芯片位或几位）直接连在芯片上（与芯片上的对应地址线相连）上的对应地址线相连），用于片内译码，选择片内单元。用于片内译码，选择片内单元。而其余的高位地址线用于片选译码，选择器件。而其余的高位地址线用于片选译码，选择器件。而其余的高位地址线用于片选译码，选
35、择器件。而其余的高位地址线用于片选译码，选择器件。并行接口并行接口8255ACS外外设设数数据据线线A0A1RDWRPC总总线线IORA0A1IOWA2A3A4A5A6A7A8A9AEN片片选选译译码码片内片内译码译码端口端口A端口端口B端口端口C端口端口D串行接口串行接口8251数数/模转换模转换0832模模/数转换数转换080964例例 分析下图分析下图74LS138各输出端的译码地址各输出端的译码地址(片选译码例片选译码例)（旧（旧P19实验附实验附3）74LS1383-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8
36、A9AENIORIOWPC总线总线&端口译码电路端口译码电路651.先确定与使能控制先确定与使能控制G1、G2A、G2B相连的各引脚相连的各引脚pG1连连+5V，始终有效，始终有效IOR、IOW任一为任一为0pG2A、G2B为为0，则，则A9A8A7A6，AEN为为010002.再分析与选择控制再分析与选择控制C、B、A相连的各引脚相连的各引脚3.考虑到考虑到A2、A1、A0未参加译码，其值任意，未参加译码，其值任意，即即A2A1A0的取值为的取值为0001114.最后综合所有地址信号的取值，得出结论。最后综合所有地址信号的取值，得出结论。A5A4A3CBA000Y0001Y1010Y2011Y3100Y4101Y5110Y6111Y7分析：分析：66结论：结论：67200207h20820Fh210217h21821Fh220227h22822Fh230237h23824Fh74LS1383-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8A9AENIORIOWPC总线总线&端口译码电路端口译码电路