《嵌入式系统2014-4-硕士课程-节能课件.ppt》由会员分享，可在线阅读，更多相关《嵌入式系统2014-4-硕士课程-节能课件.ppt（108页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、节能减排、绿色环保节能减排、绿色环保节能技术介绍节能技术介绍1介绍介绍-节能需求节能需求嵌入式设备多为电池供电如一个无线传感网（WSN）的节点可能由电池供电工作若干年嵌入式手持设备向移动多媒体终端发展多媒体功能对电池的消耗巨大合理利用电池的容量，延长电池的使用时间已经是制约嵌入式设备发展的一个重要问题高性能计算领域的高能耗密度有迫切的节能需求2介绍介绍-节能的方法节能的方法改进芯片制造工艺设计芯片节能体系结构在硬件支持下的软件节能为系统提供合适的资源让多余的资源休眠不同的节能技术应用于计算机系统的各个方面现阶段的研究工作各自关注不同的节能领域软硬件，OS和编译器协同3介绍介绍-节能技术分布于系
2、统各处节能技术分布于系统各处4Outline硬件节能基础功耗定义硬件低功耗设计基础体系结构低功耗设计业界动态、发展趋势和国际标准软件节能研究系统软件层应用软件层软件节能技术应用实例嵌入式设备电信设备5硬件节能基础l功耗定义l硬件低功耗设计基础l业界动态l发展趋势l国际组织6功效的重要性功效的重要性现在便携式手持设备的功能变得越来越强大，功能越来越丰富。便携式手持设备对电池的需求呈上升趋势。而嵌入式系统都是通过电池供电。合理利用电池的容量，延长电池的使用时间已经是制约嵌入式设备发展的一个重要问题。7能耗定义能耗定义power、energy 定义power的意思就是功率；而energy的意思是能量
3、，就是J。EnergyPowerT（时间）。CMOS电路的功耗Pwhole_system=Pstatic+PdynamicPstatic也被称为leakage power8能耗定义能耗定义动态功耗的产生动态功耗的产生动态能耗主要是由于系统的某个加法器或者寄存器的输入发生变化而产生。这主要是由电容的状态发生变化和短路电流造成的（switched capacitance and short-circuit current.）。其中switched capacitance是动态能耗的主要来源，他的产生主要是因为电容的充放电。short-circuit current是动态能耗的第二部分，他约占能耗的
4、10到15 9能耗定义能耗定义动态功耗计算动态功耗计算PdynamicacV2fC表示电路负载（电容）大小，V表示供电电压，f为工作频率 几种降低CMOS电路功耗的手段降低C降低V选择能满足所需性能的最低时钟频率,然后,在时钟频率和各种系统不见要求的限制范围内,设定尽量低的电源电压。降低f选择能满足所需性能的最低时钟频率10能耗定义能耗定义静态功耗计算静态功耗计算静态功耗又称为idle power或者leakageCMOS工艺晶体管的静态功耗已微不足道。但是为了获得高速度和高集成度特性，芯片的工艺尺寸就要成几何级数减小，这样会使芯片的静态(漏)功耗有所增加。例如，采用0.13mm工艺时，芯片的
5、静态功耗大约占总功率的1520。当工艺技术提高到100nm以下时，静态功耗将成指数倍数增加，并将成为处理器芯片功耗的主要部分 11能耗定义能耗定义静态功耗计算静态功耗计算PleakageVIleakageV为供电电压，Ileakage为漏电流降低静态功耗的手段（工艺手段）降低功耗电压减小芯片面积降低芯片表面温度 降低阈值电压12硬件低功耗设计基础硬件低功耗设计基础Reduce Sizing通过减少晶体管的宽度来降低动态功耗但是在减少晶体管宽度的同时，增加了晶体管的延时所以，使用这种技术的前提是必须根据电路对延时的要求，即电路中两个晶体管的距离，然后在这个要求下，尽量的降低能耗。13硬件低功耗设
6、计基础硬件低功耗设计基础晶体管重组晶体管重组晶体管的排列方式影响芯片的能耗Transistor reordering技术主要是通过对晶体管进行重排，减少晶体管的冲放电活动，达到节能的目的。一条设计原则尽量将冲放电活动频繁的晶体管放在电路的出口处防止因为一个晶体管的冲放电活动引起大量的其他晶体管冲放电活动的多米诺骨牌效应的产生。14硬件低功耗设计基础硬件低功耗设计基础Half Frequency and Half Swing Clocks 原来寄存器的更新是在时钟的上升延进行的，每个时钟只能更新一次数据现在就是让他在时钟下降延的时候也更新寄存器的值这样就可以降低系统的时钟。同时他还可以带来降低驱
7、动电压的好处。15硬件低功耗设计基础硬件低功耗设计基础逻辑门重构逻辑门重构举例：假设现在又4个输入参数A、B、C、D，要计算A AND B AND C AND那么就有下面两个基本的电路。假设四个参数为真的概率都为0.5，那么我们就可以计算3个与门输出从0到1的变化概率。我们可以发现两种不同排列方式下，门的变化概率是不一样的，这就带来了不同的能耗，所以在设计的时候得考虑门的排列方式。16硬件低功耗设计基础硬件低功耗设计基础Technology Mapping 由于门之间存在大量不同排列，以及不同的延时，一般情况下必须得使用工具才能实现门的低功耗排列。Technology Mapping 是在各种
8、约束（比如：面积、延时、功耗等）下对门进行排列的工具。对门的排列是一个NP-hard Directed Acyclic Graph(DAG)问题Technology Mapping解决上面NP问题的方法是将DAG划分为一组树，然后使用standard tree-covering算法来获得最优化的结果17硬件低功耗设计基础硬件低功耗设计基础Low Power Flip-Flops Flip-Flops是小型存储器（比如寄存器）的基本元件。一种典型的master slave flip-flop包括两部分，一个是master锁，一个是slave锁。当时钟为高的时候，master锁开启并输入数据，同时
9、把数据输出给slave锁，而此时slave锁关闭。当时钟为低的时候，master关闭并保存数据，而此时slave锁开启并输入数据，同时把数据输出。Flip-Flops的能量主要消耗在：时钟信号的变化内部数据的转换输出数据的变化低功耗Flip-Flops 设计self-gating flip-flop当输入数据和当前存储的数据相等时，将时钟信号屏蔽，不产生触发conditional dischargeflip-flops通过排除一些无必要的预充电和放电来节省能量dual edge triggered FLIP-FLOP在时钟上下延都可进行工作的方法，降低时钟的频率18硬件低功耗设计基础硬件低功耗
10、设计基础低功耗控制逻辑设计低功耗控制逻辑设计处理器的控制逻辑可以使用有限状态机表示低功耗控制逻辑设计方法通过对有限状态机的状态进行编码，降低处理器在各个状态之间的转换频率将有限状态机按功能分解为各个子系统，每次只打开那些当前操作需要部分的控制逻辑19硬件低功耗设计基础硬件低功耗设计基础Delay-Based Dynamic-Supply Voltage Adjustment 通用处理器现在都可以运行在不同的几个频率下面。处理器通过查看一个叫做lookup table的表为现在所用的处理器频率选择一个相应的电压 这个表一般是通过使用worst-case的方式提前决定的。但是这种方式不一定反映真实
11、的运行情况。Arm公司开发了一种叫做Razor pipeline的技术来取代这种lookup table的技术。这种方法通过芯片的延时长度来决定使用哪种处理器电压。处理器的电压被降低后，处理器的速度也会被降低，如果当时的处理器频率太高，则会产生time error。由于time error一些指令结果会产生错误，或者结果不一致的情况。Razor pipeline通过监视这种错误的产生数量，当这种错误的数量超过一定的值后，Razor pipeline就会要求调高处理器的内核电压值，如果产生的值小于某个值的时候就可以降低处理器的内核电压，更大的降低系统的能耗。20硬件低功耗设计基础硬件低功耗设计基
12、础总线倒置技术总线倒置技术每一次在总线上传输数据的时候，多少跟线的电平要进行状态转换必须得由本次要传输的数据和上次传输的数据决定。当两个数据之间的差距大于一般的数据线的数量时，那么就有很多根线要进行电平的转换。为了防止这种事情的发生就产生了一种技术叫做bus-inversion（总线倒置）bus-inversion：通过使用一种智能化的总线编码技术减少总线上的开关次数For example,如果当前要传输的数据为 110 而上次刚传输的数据为 000,那总线就传输 110 的倒置001过去，这样就减少了电平的转换次数。由于这种技术需要其他芯片，所以一般情况下时用在外部总线上的，而内部总线一般不
13、用。这种技术在研究者之间也造成了相应的争议，这种方法简单的将总线能耗归结到总线上传输的字符上。21硬件低功耗设计基础硬件低功耗设计基础总线干扰消除技术总线干扰消除技术随着芯片的小型化，还有一种crosstalk的问题产生，他也同样消耗了很多能量。所谓CrossTalk就是干扰，有可能某根线由于旁边线上的高频而产生高频，改变了线上原有的信号。这种现象可以造成总线的延时和信任度的降低，同时造成系统能耗的增加。一种消除CrossTalk的技术是在相邻总线间插入绝缘层。还有一种不使用绝缘层的方法就是self-shielding codes。这种技术先把要传输的数据进行编码，然后在传输。22硬件低功耗设
14、计基础硬件低功耗设计基础Low Swing Buses Low Swing Buses技术就是在较低电平上传输同样的信息。通常情况下，逻辑0是用5V电压表示的，而逻辑1是用5V电压表示，而在Low Swing Buses技术中，逻辑10分别可以用更低的电压来表示，比如用300mv300mv表示。23硬件低功耗设计基础硬件低功耗设计基础总线分割技术总线分割技术 传统的共享数据总线的体系结构，在每次总线访问的时候都会有充电和放电的工作。而Segmentation技术是把传统的总线分成多个不同的segment，然后通过一种link把他们链接起来，同时这个link控制着相邻两个segment之间的交通
15、。Links的主要目的就是将不同的通讯活动独立起来，这样就可以保证其他的segment在低电平下工作。理想状态下，要尽量将活动频繁的通讯工作放在同一个segment或者相邻的区域内这样就能防止过多的启动不同的segment。24硬件低功耗设计基础硬件低功耗设计基础adiabatic circuits还有一种方式叫做adiabatic circuits，他通过减少整体的电容量来节能。这种芯片通过重用已经存在的电荷来减少新电荷的产生。25小结小结芯片节能优点从底层解决问题对系统造成的影响小节能技术的应用代价小缺点缺少对系统的整体把握无法处理宏观的问题26低功耗体系结构设计低功耗体系结构设计拆分存储
16、器拆分存储器在memory access中降低能耗的最好方法就是只打开需要访问的那部分memory。现在采用的就是将memory拆分成小的、而且独立的单元。根据单元大小的不同可以拆分成不同的粒度。每个不同的单元具有自己的控制信号目前大部分的嵌入式处理器具有该功能，能把cache部分激活27低功耗体系结构设计低功耗体系结构设计插入特殊插入特殊cacheFilter cache新插入的cache位于processor和原来第一层cache之间。这个cache比第一层cache要小很多，他将消耗更少的能量。但是他又必须足够大到存储一个应用程序的工作集，这样就能过滤掉许多的memory referen
17、ce。只有当数据在这个cache中没有找到，才会去下面的cache中找，这样就会有一个惩罚就是要更多的memory reference。这就是所谓的Filter cache的基本原则。28低功耗体系结构设计低功耗体系结构设计trace cacheTrace cache通过保存程序运行时指令顺序，而不是编译后程序的指令顺序。放一组指令序列已经在Trace cache中，那么就可以直接从trace cache中得到，而不用再次访问指令寄存器。trace cache的整体结构：29低功耗体系结构设计低功耗体系结构设计trace cachetrace cache 工作举例30低功耗体系结构设计低功耗体
18、系结构设计Adaptive Caches Cache可以根据一个程序的运行状况，动态的选择active几个cache存储的单元（可以是lines，可以是blocks，也可以是sets）。Deep-Submicron Instruction(DRI)cache就是一个例子。这种cache可以允许根据每个sets的电压值，来active需要的cache元素 31硬件低功耗设计基础硬件低功耗设计基础自适应的指令发射队列自适应的指令发射队列 将一个指令队列分为多个部分，每部分都可以被单独active。每一个部分都有一个wakeup的逻辑电路，决定什么时候指令可以被执行，然后将指令读出送到流水线中。任何
19、时候只有那个包含当前指令的partition才被active。很多启发性算法也被开发出来管理这个队列。有些算法需要评估IPC（Instructions per clock cycle）。算法周期性的测量IPC的值，如果当前时间间隔的IPC小于上个周期的IPC，启发算法加大instruction queue的容量，增大处理器的output。相应的就减少instruction queue的容量。32小结小结芯片体系结构节能优点从架构上解决问题节能技术效果好代价小缺点主要针对存储器会影响原架构33软件、硬件节能软件、硬件节能业界动态业界动态34Month dd,yyyy降低降低CPU功耗功耗DVS/
20、DVFSDVS技术主要解决了一个频率与内核电压同步调整的协同和模块化问题。使用这个技术的前提是，处理器的负载一直在变，当处理器的利用率比较低的时候可以通过DVS技术slow down处理器，但是不能因此而影响性能。P=VDD2fCLKCEFFDVS技术的使用，关键是对系统未来负载的预测。注意：DVS技术降低的是动态能耗！DVS调度的原则提供合适而不是过多的计算能力DVS由处理器提供调频能力，其他工作由OS等软件完成35降低降低CPU功耗功耗GALSGlobally Asynchronous,Locally Synchronous(GALS)是一种整体异步、个体同步的芯片。他将自己划分成不同的域
21、，每个域都有自己的一个时钟。在一个domain里面是同步的，而在domains之间是异步的。这样有几个好处：第一、由于时钟信号只在小范围内传播，所以不会由于时钟传播路径太长而造成歪斜；第二、内部时钟的改变对外部的domain几乎没有影响。在普通的处理器中，如果改变时钟频率将会影响到所有接受这个时钟的部件，造成整体性能的降低。在这种GALS的芯片中，可以降低某个模块的频率而不影响其他模块的工作。36Month dd,yyyy降低降低CPU功耗功耗Intel EISTIntel的EIST全称为Enhanced Intel SpeedStep TechnologyEIST能够根据不同的系统工作量自动
22、调节处理器的电压和频率，以减少功耗和发热量对操作系统提供软件接口Intel PM处理器提供6个可运行的处理器和频率组（Px），以及C1、C2、C3（ACPI定义）状态376个状态个状态pS0 正常，80WpS1 POS（Power on Suspend），CPU停止工作pS2 CPU关闭pS3 STR（Suspend to RAM)除了内存外的部件都停止工作，功耗不超过10WpS4 STD（Suspend to Disk），内存信息写入硬盘，所有部件停止工作pS5 关闭38Month dd,yyyy降低降低CPU功耗功耗AMD PowerNow!和Cool n Quiet，AMD台式机CPU的
23、节能技术名为CoolnQuiet，这是AMD第一种用于台式机处理器的节能技术当处理器的任务不是很重时，厂商采取的方法是根据CPU任务量的多少调用和关闭一些晶体管，可大幅减轻散热系统的压力，所以又被形象地称为“凉又静”。39降低降低CPU功耗功耗ARM IEMIntelligent Energy Management Software(IEM)由ARM开发，用来根据处理器的workload调整系统的处理器频率IEM（Intelligent Energy Management）通过三个层次的算法来决定处理器的频率和电压。最底层是一个baseline的启发算法，他根据以前的workload，来判断将
24、来的workload，然后调整系统的处理器状态。最上层是一个适合多媒体应用和交互的，主要是用来决定一个程序跑多快，就不会影响程序给用户的performance。在这两层中间是一个通讯层，主要是提供应用程序和自己的workload requirement 直接通讯用的。三层预测的结果通过每层的一个信心指数进行加权合并。40降低降低CPU功耗功耗NI AVSPowerwise Adaptive Voltage Scaling(AVS)由国家半导体开发，AVS根据处理器的温度和各种环境的变化，调整处理器内核电压和频率AVS的主要目的就是为确定的处理器频率选择一个最小的处理器内核电压。一般情况下他们通
25、过一个在worstcase情况下面测试出来的表，来决定特定处理器频率下面的电压，这个往往不是最优的而AVS技术采用了一个反馈机制。他通过观察处理器的的温度以及周边环境的变化来决定，对处理器的电压进行微调。41PRC Tracing Technology降低降低LCD功耗功耗Display Power Saving Technology(DPST)能够通过管理图像的亮度和对比度并动态降低背光亮度来达到降低显示屏能耗的目的分析显示的数据-调整图片的亮度-调整背光-获得新的图片PRC Tracing TechnologyMonth dd,yyyy降低降低LCD功耗功耗Dynamic Display
26、Power Optimization(D2PO)英特尔与东芝松下显示技术公司合作开发的一种新概念液晶屏省电技术。该技术可以将静态模式下液晶屏的能耗降低25%，节能效果极其显著。通过一颗显示分析芯片来确定用户当前显示的是静态内容还是动态内容，如果是静态显示，那么屏幕的刷新率会从标准的60Hz降低到30Hz的隔行刷新43PRC Tracing Technology降低降低LCD功耗功耗Display Refresh Rate Switching只能在progressive-scan mode下工作根据负载和策略动态调整Refresh Rate 小结小结节能硬件解决方案方面主要关注了CPU与外设一般
27、自动完成提供API接口商业系统介绍商业系统介绍The Pentium 4 Processor.The Pentium M Processor The intel Core DuoThe Intel PXA27x Processors.The Transmeta Crusoe Processor IBM Dynamic Power Management Powerwise and Intelligent Energy Management 电池新技术46The Pentium 4 Processor处理器的发热量限制了主频的不断提高温度测试机制在处理器中为了降低处理器的发热量，处在一个安全的范围
28、之内温度超范，通过约束处理器的频率来降低系统的温度处于处理器最热处的温度传感器处理器的温度进入一个危险的区域向处理器发送一条叫做STOPCLOCK的请求降低处理器的功率P4的问题在一定程度上反映了高性能计算遇到的能耗问题向上层提供了接口，为编译器，OS的低功耗工作提供一定的接口。Pentium4处理还提供一种根据ACPI标准确定的低功耗工作状态，可以通过软件来控制。处理器提供了一种特殊的寄存器，可以通过软件来修改处理器的频率。还提供SeedStep技术，提供两种处理器频率和电压 47The Pentium M ProcessorPentium M处理器的出发点是一种performance和能耗
29、的平衡。为了节省能耗，他采用了三种策略，分别为：减少执行的指令数或者微指令数的；减少电路的转换次数；减少每一个晶体管的能量消耗。Pentium M处理器采用了多种技术来减少电路的转换次数：使用硬件单元来预测闲置单元；通过抑止总线时钟，使得只有需要数据传输的单元active；还有一种叫做Execution Stack的技术，将实现同样功能的部件放到同一个区域，这样处理器就可以根据实现的功能，有选择active某部分需要的区域。为了减少静态能耗，处理器在cache中采用了一种low leakage的晶体管。同时他还支持6中不同的处理器频率（SpeedStep 技术）48节能体系节能体系-Intel
30、 Core Duo节能设计介绍节能设计介绍Intel Core Duo双核芯片CMP（CMP，Chip Multi-Processor）2个Pentium M核共享L2 cache节能技术enhanced sleep states controlDynamic Intel Smart cache sizing49节能体系节能体系-Intel Core Duo节能设计介绍节能设计介绍(续续)每个核具有单独的C-state控制机制OS单独设置它们的休眠状态每个核可以各自进入不同的C-state共享资源保持活跃状态如L2 cache在两个核都休眠的时候，仍然可以整体能耗协同器件保证了两个核以及共享资
31、源之间的协调工作对于OS来说，就像管理着两个处理器Core Duo根据两个core的状态作出的反应对OS是透明的Core Due整体的C-state协同器件检测到两个核都处于比C1深的休眠状态后，处理器进入C2状态其他状态类似，降低整体功耗协同部件同时侦听中断，回到合适的状态Core Due处于C3或C4flush L1 cacheL1 cache不工作，可以节能大多数情况下L1包含在L2中，恢复L1的代价不大50节能体系节能体系-Intel Core Duo节能设计介绍节能设计介绍(续续)L2 cache动态关闭在C4状态，动态关闭L2 cache，节省L2的能耗出发点：L2 cache较大
32、太过频繁的flush同样会导致能耗带来延时实践表明，和比较大规模的程序不一样的是，一些中断处理程序或者具有类似性质的程序，L2 cache的存在与否对程序性能的影响不大（此类程序同样导致L2 cache miss）L2 cache收缩：部分flush L2 cache当最后一个核进入C4状态后，L2 cache开始收缩除非有中断发生，或有一个核回到C0状态注意，从休眠状态回到活动状态C0，此时L2 cache的大小只是保持不变，而不是复原，直到L2 cache 扩展的开始flush的操作由最后一个进入C4状态的核完成为保持一定的速度，每次flush部分L2 cache（1/8到1/2）flus
33、h整个L2 cache后，可以让cache也处于休眠状态，即Deeper C4状态L2 cache的扩展的条件：处理器的工作频率超过了设定的最大值（计算需求大增）处理器处于C0的实间超过了预设值51节能体系节能体系-Intel Core Duo节能设计介绍节能设计介绍(续续)Cache是处理器节能的重要一部分特别是当Cache容量扩大以后对SOC节能更多外设，内存进入到处理器，Cache节能也是节能的一个重要部分可以看到很多与本例Core Duo中使用同一种思路的技术52The Intel PXA27x Processors这个处理器采用了memory boundness作为决定处理器电源模式
34、的标准。他通过一个Idle profile来监视系统中所有的idle进程通过一个performance profile来监视处理器中的performance monitorcounter 获得系统的运行信息，比如TLB或者Cache Miss等信息。然后根据这些信息来决定怎么调整处理器的频率和电压。53The Transmeta Crusoe ProcessorTransmetas Crusoe processor功耗之所以低不仅由于他采用了全程的长期管理策略，重要的是他将很多的复杂指令的执行从硬件转移到了软件。他主要采用了一种叫做Code morphing engine的技术他是一个软件层主
35、要用来编译和解释X86的指令，将他们转换成为本地的VLIW指令，并将产生的代码存储在一个叫做Transaction cache里面。这一层同时监视软件运行的hotspot，并对指令进行重编译。将指令用软件来执行，降低了处理器的复杂度，减少了功耗。同时他使用一个longrun的策略来根据处理器的利用情况调整系统的状态。54小结小结商用处理器节能目前的口号千万亿次计算到毫瓦级实际情况嵌入式处理器一般功耗小于5毫瓦（最高为XScale 1.2G）威盛1瓦处理器55电池新技术电池新技术解决能源问题的关键还是在电池技术的革新Fuel Cells MEMS Systems 56Fuel Cells 燃料电
36、池有三个好处，一个就是他的原料很多，二就是他的再次充足很快，三就是他的再次补充次数不限，燃料电池还有几个不足：一、容易发热；二、组成容器的材料太贵；三、不安全，容易起火。燃料电池的真正商业应用还得需要5到10年的时间。57MEMS SystemsMicroelectrical and Mechanical Systems(MEMS)他是一种将机械能转换为电能的微型发电机。MIT and the Georgia Institute of Technology的学者开发了一种基本的MEMS系统。他们开发出了一种只有几毫米的气轮机，通过气轮机发电。可以将这种气轮机集成到硬盘等功耗大的设备上。这种气轮
37、机的问题在于排放的废气温度太高。58小结小结2008年的IDF上，有近十家燃料电池厂家参展日本已有商用大规模产业化指日可待59标准标准APM传统的APM(Advanced Power Management)是一种基于bios的电源管理标准，目前的最新版本是1.2它提供了CPU和设备电源管理的功能由于这种电源管理方式主要是由bios实现，所以有些缺陷，比如对bios的过度依赖，新老bios之间的不兼容性，以及无法判断电源管理命令是由用户发起的还是由bios发起的，对某些新硬件如USB和1394的不支持性,它目前仍然使用在许多基于Linux的便携设备中，但在基于微软操作系统的笔记本电脑和手持设备中
38、已经被逐步淘汰。60标准标准ACPI为了弥补APM的缺陷，新的电源管理ACPI应运而生，这就是ACPI(Advanced Configuration and Power Interface)它主要是将电源管理的主要执行者由bios转换成为操作系统，这样可以提供更大的灵活性以及可扩展性,它是英特尔、东芝和其他一些公司支持的现行标准。在PC、笔记本电脑、服务器、甚至刀片式通信设备等商业硬件中，类似ACPI的系统是人们的首选，但它强烈依赖于流行的x86/IA-32 BIOS 架构。一般节能系统结构的应用都是软硬件之间协同工作C0为活动状态，C1到C3/C4/DC4为不同程度的休眠状态OS周期性的监视
39、系统负荷，根据当前情况设置处理器状态随着处理器休眠状态的加深，更多的部件被停止供电，更加节省能耗，同时恢复到活动状态费时越多通过break，让处理器再次恢复到活动状态61ACPIAdvanced Configuration and Power Interface高级配置与电源接口英特尔、微软和东芝共同开发的一种电源管理标准功能1、使外设在指定时间开关2、指定计算机在低电压的情况下进入低功耗状态，以保证重要的应用程序运行3、OS可在应用程序对时间要求不高的情况下降低时钟频率4、OS可根据外设和主板的具体需求为它分配能源5、在无人使用计算机时进入休眠状态，但保证一些通信设备打开6、即插即用设备在插
40、入时能够由ACPI来控制62AVS技术技术SoC 设计中降低功耗的电压调节技术有两种方式一种是开环电压调节（动态）就是DVS另一种则是闭环（自适应）电压控制方法自适应电压调节闭环方式可进一步减小功耗Adaptive Voltage Scaling 通过反馈机制将电源电压调整到给定工作负载(处理量)所需的最小值。需要将部分电源管理电路置入主处理器63小结小结ACPI是应用最为广泛的接口DVS也是一个重要接口64系统软件层操作系统编译器多层协调的节能技术软件节能研究应用软件层应用软件优化多层协调的节能技术65DVS技术简介技术简介Dynamic Voltage Scaling动态调频/调压的技术在
41、一定范围内，处理器的频率和电压是成正比的，所以也有DFS或者DFVS的说法1998年被提出在此观点提出后，具有DVS功能的处理器开始制造前提假设处理器的负载一直在变当处理器的利用率比较低的时候可以通过DVS技术slow down处理器，但是不能因此而影响性能目前研究多应用于周期性任务（易于预测）DVS技术主要解决了一个频率与内核电压同步调整的协同和模块化问题。使用这个技术的前提是，处理器的负载一直在变，当处理器的利用率比较低的时候可以通过DVS技术slow down处理器，但是不能因此而影响性能。66DVS技术技术-PXA255支持的频率支持的频率67DVS技术中的系统负载预测技术中的系统负载
42、预测预测前的两个问题首先得知道在任何时刻现在跑的是哪个任务?这个任务需要的工作量?问题复杂化任务可以在任何时候被抢占不能准确的实时预测系统的未来情况这就是著名的停机问题。learning lag 技术采样获得task的信息通过这些信息来预测task的未来运行时间compiler的静态分析预测技术静态分析工具来进行预测系统的执行时间问题程序的运行状态多变，不能因此来表明后面程序的执行时间和前面存在必要的联系现在还没有一个很好的解决方法68DVS小结小结目前主要的接口后续的操作系统节能调度、节能编译器几乎都是在此基础上进行的69操作系统操作系统Interval-Based Approaches I
43、nterval-Based Approaches技术在某个时间段或者某几个时间段内对处理器的忙碌程度进行采样对系统下面几个时间段内有可能的情况作一个评估根据这个评估结果对处理器的频率进行调整根据对未来处理器利用率的评估算法不同，进行了进一步的划分70操作系统操作系统Interval-Based Approaches PAST。通过周期性的测试处理器闲置的时间长度，如果他idle的时间比某个定义的极值还要长的话，那就slow down处理器，如果他忙的时间比某个定义的极值还要大的话，那就加快处理器的频率。这个算法主要是在评估最近几个interval的基础上作出决定的，所以有错误的倾向而且如果每个
44、interval都进行一次评估和调频的话，那么就容易产生抖动。Aged Average 算法。通过对前面所有的时间段内处理器的利用率进行加权的方法，对未来系统的处理器利用率进行评估。这个算法比PAST算法更加节能，主要是他考虑到了所有的过去信息。但是这种算法主要的基础是workload都是规则的当workload不规则的情况下，通过过去的信息预测未来的信息是十分困难的。71操作系统操作系统Inter-task Approaches Inter task Approaches技术对不同的task定义一个不同的处理器频率要求某个程序在整个过程中都是使用同一个频率采用硬件事件作为某个任务制定频率的标
45、准缺点：workload只有等到任务完成后才能确定这个算法对程序一无所知72操作系统操作系统Intra-task Approaches技术技术 在一个task内部调节系统处理器的频率和电压run-time voltage hopping算法把task化分成固定长度的时间段为每个时间段确定了一个最低运行频率，这个最低运行频率主要由任务的最长完成时间减去在这个时间段之前已经逝去的时间确定的问题怎么来确定这个时间段怎么把程序划分为固定长度的时间段Stochastic&PACE算法 在某个task每次运行时都为他选择一个适当的频率选择根据：以前这个task运行时测到的workload的概率分布这两个算
46、法的主要区别在于他们的代价函数Stochastic DVS认为能耗和供电电压的平方成正比PACE认为能耗是和处理器频率的平方成正比program checkpointing 算法在程序中插入checkpoint，并表明一个时间约束然后pro program offline得到每两个checkpoint之间的平均运行时间利用时间约束和这个预测值就可以利用DVS调整处理器的频率73操作系统操作系统Memory Wall当一个程序因为内存访问占据了很大的时间（这个称为MEMORY WALL）时，可以在内存访问的时候通过降低处理器的速度节省大量的能量，而且对系统的性能并不会造成很大的影响。74操作系统
47、操作系统Memory Wall假设这个处理器有3个任务，然后当task1执行完毕后要将数据保存，会有一个memory access的过程。任务2不依赖与这个task1的结果，所以可以马上执行。而task3却要用到这个结果，只能等到memory load之后才能运行，所以他只能等。前a图说明了在全速情况下，当memory access的时候，task2全速运行很快就完成，而task3必须得等到memory access完成才能工作。所以在task2完成到memory access完成，处理器一直在全速运行，不过都是在空转，所以很浪费能量。前b图就在这个时候使用DVS技术使task2运行在低频率下
48、面，这样就不会存在空转的时间，而且低频率比高频率更加节省能量。75小结小结节能调度评估任务，以节能为目标进行调度策略设计内存是瓶颈76操作系统操作系统资源休眠资源休眠本问题的提出主要基于两点：一就是系统硬件资源在进行状态转换的时候是要消耗一定量的能量的二就是资源在idle状态下还是需要消耗能量的。当某个component处于idle的时候，Resource Hibernation将会将这个设备关闭。针对不同的设备很多启发式控制算法已经被设计和开发出来。77磁盘大部分能量的丢失来源于磁盘在活动和idle状态下磁盘盘片的旋转OS对磁盘的节能方法在磁盘处于inactive的状态下一段时间后，暂停磁盘
49、的旋转在下一次访问的时候再启动什么时候spin down？哪个idle disk？考虑性能和能耗的tradeoff操作系统操作系统资源休眠资源休眠78操作系统操作系统资源休眠磁盘资源休眠磁盘Predictive Dynamic Threshold Adjustment 技术已经在操作系统层面被采用在运行时动态调整disk闲置的极值当disk刚刚spin down就被spin up起来，那么就增加这个极值否则就减少这个值预测利用硬件前面的利用信息来预测未来的信息这种技术在处理不规则吞吐量的时候，是不可行的！请求队列排序技术采用将请求集中起来一次处理的方法，来对disk进行控制推迟非急迫的disk
50、请求将请求合并预取数据79Dynamic RPM control（DRPM）技术没有彻底的关闭磁盘，根据工作量降低磁盘的转速，消除了从低功耗状态转换到work状态的overhead 建立一个磁盘模型，将磁盘划分为不同的RPM（转速）级别启发式的算法，包括一个disk和磁盘控制器的协同工作，控制器根据需求调整RPM级别定期检查任务队列任务数目高，级别加1系统的反应时间高，将磁盘调整到full power状态系统的反应时间慢，增加磁盘请求队列的极值操作系统操作系统资源休眠磁盘资源休眠磁盘80磁盘加速与节能磁盘加速与节能硬盘上加2G flash加速Flash快擦写存储器不需要存储电容器集成度更高制造