《数字电路与逻辑设计(周洪敏)第10章.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计(周洪敏)第10章.ppt（48页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第10章章可编程逻辑器件可编程逻辑器件PLD:Programmable Logic Device1 概述概述每个器件的逻辑规模小，功耗相对比每个器件的逻辑规模小，功耗相对比 较大，用较大，用其构成的系统布线复杂，占其构成的系统布线复杂，占 用用PCB(Printed Circuit Board)板面积大板面积大。按逻辑功能来分，数字电路芯片可划分为按逻辑功能来分，数字电路芯片可划分为:1.通用型通用型:TTL74系列、系列、CMOS4000系列等系列等 2.专用型：专用型：把系统的全部或部分模块集成在一个芯片内，称把系统的全部或部分模块集成在一个芯片内，称为为专用集成电路专用集成电路ASIC
2、(Application Specific Integrated Circuit)。可以降低功耗、提高系统的可靠。可以降低功耗、提高系统的可靠性、保密性及工作速度。性、保密性及工作速度。2 ASIC是一种由用户定制的集成电路。又可以分是一种由用户定制的集成电路。又可以分为为全定制电路和半定制电路。全定制电路和半定制电路。半定制电路：半定制电路：首先由制造厂制成标准的半成品，首先由制造厂制成标准的半成品，然后由制造厂根据用户提出的逻辑要求，再对半然后由制造厂根据用户提出的逻辑要求，再对半成品进行加工，实现预定的数字系统芯片。成品进行加工，实现预定的数字系统芯片。全定制电路：全定制电路：制造厂按用
3、户提出的逻辑要求，专制造厂按用户提出的逻辑要求，专门设计和制造的芯片。这类芯片专业性强，适合门设计和制造的芯片。这类芯片专业性强，适合在大批量定性生产的产品中使用。常用的有电子在大批量定性生产的产品中使用。常用的有电子表机芯、存储器、中央处理器表机芯、存储器、中央处理器CPU芯片等。芯片等。3硬件的软化设计硬件的软化设计随着集成电路制造工艺和编程技术的提高，随着集成电路制造工艺和编程技术的提高，早期的半定制电路的设计和编程都离不开制造厂。早期的半定制电路的设计和编程都离不开制造厂。从从20世纪世纪70年代末开始，发展了一种称为年代末开始，发展了一种称为可编程逻辑器件（可编程逻辑器件（PLD）的
4、）的半定制芯片半定制芯片。PLD芯片芯片内的硬件资源和连线资源也是由制造厂生产好的，内的硬件资源和连线资源也是由制造厂生产好的，但用户可以借助功能强大的设计自动化软件（也但用户可以借助功能强大的设计自动化软件（也称设计开发软件）和编程器，进行设计编程，实称设计开发软件）和编程器，进行设计编程，实现所希望的数字系统。现所希望的数字系统。PLD的出现的出现4中小规模可编程器件中小规模可编程器件可编程器件外形图可编程器件外形图5PLD的开发流程图的开发流程图算法设计和电路划分算法设计和电路划分图形输入和文本输入图形输入和文本输入编译和逻辑仿真编译和逻辑仿真设计实现设计实现目标文件下载目标文件下载6可
5、编程器件的下载方式可编程器件的下载方式通用编程器通用编程器7接接计计算算机机并并口口用下载电缆下载示意图用下载电缆下载示意图用专用下载电缆下载用专用下载电缆下载（JTAG标准口）标准口）810.2 PLD的基本结构的基本结构 一、一、PLD实现各种逻辑功能的依据实现各种逻辑功能的依据 在数字系统设计中，任何组合逻辑函数都能用在数字系统设计中，任何组合逻辑函数都能用“与与或或”式表达，从而可用式表达，从而可用“与与”门和门和“或或”门实现，而任何时序电路都是由组合电路加上存门实现，而任何时序电路都是由组合电路加上存储元件（储元件（FF）构成的，这就是）构成的，这就是PLD实现各种逻辑实现各种逻辑
6、功能的功能的理论依据理论依据。9二、传统二、传统PLD的总体结构的总体结构 图图10.2.1 传统传统PLD的总体结构的总体结构 输出输出电路电路输入输入电路电路与与阵列阵列或或阵列阵列外部外部数据数据输入输入数据数据输出输出输入项输入项乘积项乘积项和项和项反馈反馈X1XjZ1ZkQ1 QmW1WlXQZW图图6.1.1 时序电路的结构框图时序电路的结构框图1010.3 PLD的表示方法的表示方法 1、互补缓冲电路、互补缓冲电路1AAAAAA2.固定连接固定连接3.编程连接编程连接4.断开（被擦除）断开（被擦除）115.与逻辑与逻辑Z=ACE&A B C D EZ=A+C+E6.或逻辑或逻辑
7、A B C D E7、多路选择器、多路选择器 00011011ABCDC0FC11210.4 PLD的分类的分类 一、一、PLD的集成度分类的集成度分类 图图10.4.1 PLD的的密度分类密度分类可编程逻辑器件可编程逻辑器件PLD低密度可编程逻低密度可编程逻辑器件辑器件LDPLD高密度可编程逻高密度可编程逻辑器件辑器件HDPLDPROM PLAPALGALCPLDFPGA13分分 类类与阵列与阵列或阵列或阵列输出电路输出电路出现年代出现年代PROM固定固定可编程可编程固定固定70年代初年代初PLA可编程可编程可编程可编程固定固定70年代中年代中PAL可编程可编程固定固定固定固定70年代末年代
8、末GAL可编程可编程固定固定可配置可配置80年代初年代初1.低密度可编程逻辑器件低密度可编程逻辑器件(LDPLD:Low-Density PLD)输出输出电路电路输入输入电路电路与与阵列阵列或或阵列阵列外部外部数据数据输入输入数据数据输出输出输入项输入项乘积项乘积项和项和项反馈反馈142.高密度可编程逻辑器件高密度可编程逻辑器件(HDPLD:High-Density PLD)(1)CPLD(Complex PLD)20世纪世纪 80年代中。年代中。20世纪世纪 80年代中。年代中。(2)FPGA(Field Programmable Gate Array)结构与结构与LDPLD不同，通常采用一
9、系列独立的不同，通常采用一系列独立的可编程逻辑模块阵列组成，通过布线资源将其连可编程逻辑模块阵列组成，通过布线资源将其连接。接。CBACBA15二、二、PLD的制造工艺分类的制造工艺分类 1.一次性编程的一次性编程的PLD2.紫外线可擦除的紫外线可擦除的PLD(EPLD)20min ,几十次。几十次。3.电可擦除的电可擦除的PLD(EEPLD)10ms,上千次。上千次。4.采用采用SRAM结构的结构的PLD无限次。无限次。（熔丝、反熔丝（熔丝、反熔丝工艺）工艺）（EPROM工艺）工艺）（E2PROM、Flash工艺）工艺）（SRAM工艺）工艺）1610.5 可编程逻辑阵列可编程逻辑阵列 PLA
10、 一、一、PLA基本结构基本结构 图图10.4.1 PLA的基本结构的基本结构&117二、二、PLA应用举例应用举例 例例 用用PLA器件实现函数器件实现函数 解解：用：用PLA器件实现，需器件实现，需3个输入端，个输入端，2个输出端。个输出端。用卡诺图法化简，得出用卡诺图法化简，得出F1、F2的最简与或式：的最简与或式：相应的实现电路如图所示。相应的实现电路如图所示。18图图10.5.2 用用PLA实现组合函数的设计实现组合函数的设计&11910.6 可编程阵列逻辑可编程阵列逻辑 PAL除了具有与阵列除了具有与阵列(可编程可编程)和或阵列（固定）和或阵列（固定）以外，还有输出和反馈电路：以外
11、，还有输出和反馈电路：v专用输出结构专用输出结构v可编程输入可编程输入/输出结构输出结构v寄存器输出结构寄存器输出结构v异或输出结构异或输出结构20图图10.6.2 专用输出专用输出结构结构&11特点：或非门输出或互补输出特点：或非门输出或互补输出 目前常用的产品有目前常用的产品有 PAL10H8(10输入，输入，8输出，输出，高电平输高电平输出有效出有效)、PAL10L8、PAL16C1(16输入，输入，1输出，输出，互补型输互补型输出出)等。等。21图图10.5.3 可编程输入可编程输入/输出输出结构结构1 这种结构的或门输出经过三态输出缓冲器，可这种结构的或门输出经过三态输出缓冲器，可直
12、接送往直接送往输出输出，也可再经互补输出的缓冲器，也可再经互补输出的缓冲器反馈反馈到与阵列输入。即到与阵列输入。即它它既可作为输出用，也可作为输入用既可作为输出用，也可作为输入用。用于。用于实现复杂的组实现复杂的组合逻辑电路合逻辑电路。22图图10.6.4 寄存器输出结构寄存器输出结构&1增加了增加了DFF,整个整个PAL的所有的所有DFF共用一个时钟和输出使共用一个时钟和输出使能信号。能信号。可构成可构成同步时序同步时序逻辑电路逻辑电路目前常用的产品有目前常用的产品有 PAL16R4、PAL16R8(R表示寄存器输表示寄存器输出型出型)等。等。23图图10.5.5 异或输出异或输出结构结构&
13、=11增加了增加了异或门异或门，使时序逻辑电路的，使时序逻辑电路的设计得到简化设计得到简化。目前常用的产品有目前常用的产品有 PAL20X4、PAL20X8(X表示异或输表示异或输出型出型)等。等。24例例1：用：用PAL设计一个带使能端（低电平有效）的设计一个带使能端（低电平有效）的2/4线译码器，输出低电平有效。线译码器，输出低电平有效。解：使能输入：解：使能输入：EN；译码地址输入：译码地址输入：A1和和A0；输出为：输出为：Y0,Y1,Y2,Y3。由真值表可知：由真值表可知：Y0=A1 A0,Y1=A1A0,Y2=A1 A0,Y3=A1A0,最好选用低电平输出有效的专用输出结构或可编最
14、好选用低电平输出有效的专用输出结构或可编程程I/O型型PAL。由要求有使能输出，应选用带有三态。由要求有使能输出，应选用带有三态输出的输出的PAL器件。选用器件。选用PAL16L8器件实现的简化示意器件实现的简化示意如图：如图：25 11 EN 1 1 EN 1 1 EN 1 1 EN 1 1 1ENA0A1Y0Y1Y2Y3例例1实现电路图实现电路图Y0=A1 A0,Y1=A1A0,Y2=A1 A0,Y3=A1A02610.7 通用阵列逻辑通用阵列逻辑 GALGAL器件的输出端设置了可编程的器件的输出端设置了可编程的输出逻辑输出逻辑宏单元宏单元OLMC（Output Logic Macro C
15、ell），通过），通过编程可以将编程可以将OLMC设置成不同的输出方式。这样设置成不同的输出方式。这样同一型号的同一型号的GAL器件可以实现器件可以实现PAL器件所有的各器件所有的各种输出电路工作模式，即取代了大部分种输出电路工作模式，即取代了大部分PAL器件，器件，因此称为因此称为通用可编程逻辑器件通用可编程逻辑器件。如如GAL16V8（V表示输出方式可变表示输出方式可变）、）、271.GAL16V8的内部结构的内部结构图图1个选通信号个选通信号输入输入反相反相器器8个三态输出个三态输出缓冲反相器缓冲反相器8个输入缓个输入缓冲器冲器1个时钟输个时钟输入缓冲器入缓冲器 20个引脚个引脚的器件；
16、的器件；8个输出反个输出反馈馈/输入缓输入缓冲器冲器 88个与门个与门可实现可实现16个个输入变量输入变量281.88个与门，可实现个与门，可实现64个乘积项个乘积项(Product Term)。2.每个与门有每个与门有32个输入端（每个乘积项可包含个输入端（每个乘积项可包含16个变量）。个变量）。3.每个输出端最多只能包含每个输出端最多只能包含8个乘积项，当表达个乘积项，当表达式逻辑化简后，乘积项数多于式逻辑化简后，乘积项数多于8个时，则必须个时，则必须适当拆开，再分配给另一个适当拆开，再分配给另一个OLMC。4.最多有最多有16个引脚作为输入端（指个引脚作为输入端（指16个输入变量，个输入
17、变量，CLK不不属于输入变量），最多有属于输入变量），最多有8个引脚作为输个引脚作为输出端。出端。29二、输出逻辑宏单元（二、输出逻辑宏单元（OLMC）1.OLMC的结构：的结构：308输入的输入的或门或门DFF 异或门异或门4个多路个多路选择器选择器二、输出逻辑宏单元（二、输出逻辑宏单元（OLMC）1.结构：结构：31乘积项数乘积项数据选择器据选择器反馈数据反馈数据选择器选择器三态数据三态数据选择器选择器输出数据输出数据选择器选择器32表表10.7.1 FMUX的控制功能表的控制功能表AC0*AC1(n)AC1(m)*反馈信号来源反馈信号来源10本单元触发器本单元触发器 Q端端11本单元本单
18、元I./O端端01邻级邻级(m)输出输出00低电平低电平“0”(地地)1 1 1 1 1 01 0 1 1 0 0 0 1 1 0 1 00 0 1 0 0 0 I/O（n）Q来自邻级输出来自邻级输出(m)AC0AC1(n)AC1(m)332.GAL16V8的结构控制字的结构控制字GAL16V8的各种配置由结构控制字确定。的各种配置由结构控制字确定。图图10.7.3 GAL16V8结构控制字的组成结构控制字的组成32位位乘积项乘积项禁止位禁止位4位位XOR(n)1位位SYN8位位AC1(n)1位位AC04位位XOR(n)32位位乘积项乘积项禁止位禁止位82位位121516191219(n)(n
19、)(n)PT63PT32PT31PT0343.OLMC的配置的配置AC0=0AC1(n)=101(a)专用输入模式专用输入模式351EN1CLKNCNCOENCNC来自邻级输来自邻级输出出(m)至另一个邻级至另一个邻级CLKOE(a)专用输入模式专用输入模式36(b)专用组合输出模式专用组合输出模式1EN1CLKNCOENC=11VccXOR(n)NCNCNCCLKOE371EN1CLKNCOENC=11XOR(n)NCCLKNCOE来自邻级来自邻级输出（输出（m）OLMC(n)I/O(n)NC来自来自与阵与阵列列反反馈馈（c）反馈组合输出模式）反馈组合输出模式38（d）时序电路中的组合输出模
20、式）时序电路中的组合输出模式1EN1CLKOE=11XOR（n）CLKOE来自邻级来自邻级输出输出(m)I/O(n)NC来自来自与阵与阵列列反反馈馈39(e)寄存器输出模式寄存器输出模式 AC0=1AC1(n)=01040(e)寄存器输出模式寄存器输出模式 1EN1CLKOE=11XOR(n)CLKOE来自邻级来自邻级输出（输出（m）I/O(n)NC来自来自与阵与阵列列反反馈馈OLMC(n)QDQ图图10.7.4 OLMC的的5种工作模式下的简化电路种工作模式下的简化电路 41例例10.7.1 人的血型有人的血型有A、B、AB、O型型4种。输血时输血者的种。输血时输血者的血型与受血者的血型必须
21、符合图所示的关系。试用血型与受血者的血型必须符合图所示的关系。试用1片片GAL16V8设计一个逻辑电路，判断输血者的血型与受血者的设计一个逻辑电路，判断输血者的血型与受血者的血型是否符合上述规定。血型是否符合上述规定。解：解：输血者血型输血者血型:X1、X2，受血者血型受血者血型:X3、X4。取取值值组组合合为为0011时时，分分别别表表示示血血型型为为A、B、AB、O型；型；输出输出F：F=1时，表示血型相符，时，表示血型相符，否则，表示血型不符。否则，表示血型不符。42根据题意得到真值表为：根据题意得到真值表为：X1X2X3X4F000010001000101001100100001011
22、0110101110100001001010101101101100111011111011111143由真值表，经卡诺图法化简由真值表，经卡诺图法化简 X3X4X1X20001111000110111111111101X1X2X3X4F0000100010001010011001000010110110101110100001001010101101101100111011111011111144NAME XUEXING;PARTNO 2004-06-07-01;REV V1.0;DATE 2004-06-07;DESIGNER YHX;COMPANY NUMBERONE;ASSEMBLY
23、N0.1;LOCATION 11-1;/*INPUT PINS*/PIN1,2,3,4=X1,X2,X3,X4;/*OUTPUT PINS*/PIN 19=F;/*LOGIC EQUATIONS*/F=!X1&!X2&!X4#X2&!X3&X4#X1&X2#X3&!X4;/*END*/采用采用CUPL软件实现，用文本方式描述待设计电路的逻辑功能。软件实现，用文本方式描述待设计电路的逻辑功能。建立设计输入文件（建立设计输入文件（xuexing.pld）如下：）如下：1 2 3 4 5 6 7 8 9 1020 19 18 17 16 15 14 13 12 11CLKI1I2I3I4I5I6I7I8GNDVccI/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0I9/OEGAL16V845 熔丝图熔丝图0000 00000011 1010对应对应 -共共64行行031SUPPERL编程器采用编程器采用下拉式菜单下拉式菜单技技术和术和多窗口多窗口技术，人机界面良好，操作使技术，人机界面良好，操作使用简单，我们以它为例进行编程介绍。用简单，我们以它为例进行编程介绍。46X1X2X3X4F 147作业题作业题10.148