《晶体二极管2学习.pptx》由会员分享，可在线阅读，更多相关《晶体二极管2学习.pptx（42页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2.1 半导体物理基础知识硅（Si）锗（Ge）砷化镓（GaAs）简化模型硅和锗的原子结构模型第1页/共42页价电子 硅和锗共价键结构原子晶阵四面体结构一 本征半导体(Intrinsic Semiconductors)完全纯净,结构完整的半导体晶体。T=0K（273），本征半导体中没有可移动的带电粒子（载流子），不能导电，相当于绝缘体。第2页/共42页1、本征激发 T（或光照）价电子获得能量挣脱共价键束缚自由电子共价键中留下空位（空穴）空穴 带正电能移动（价电子填补空位的运动）载流子本征激发产生两种载流子（自由）电子空穴 特征：成对出现，数目相等。复合：本征激发逆过程（电子空穴相遇释放能量成对消
2、失）第3页/共42页2、热平衡载流子浓度niT一定时，本征激发和复合达到动态平衡，此时载流子浓度ni是一定的。ni=p0=n0 p0 热平衡空穴浓度 n0 热平衡电子浓度 ni是温度的函数。Tni 在室温（T=300K）时，硅的 ni1.510 10cm-3，锗的ni2.410 13cm-3 硅的原子密度为4.961022 cm-3，ni仅为三万亿分之一。问题：本征半导体导电能力很低。第4页/共42页二、杂质半导体（Doped Semiconductor）掺入一定量的杂质元素，导电能力显著增加。1、N型半导体掺入五价元素（磷），形成多电子、少空穴的杂质半导体。多数载流子（多子）：电子 少数载流
3、子（少子）：空穴n0p0=ni2n0=Nd+p0Nd（Ndni）施主杂质（Donor）第5页/共42页二、杂质半导体（Doped Semiconductor）掺入一定量的杂质元素，导电能力显著增加。1、N型半导体掺入五价元素（磷），形成多电子、少空穴的杂质半导体。多数载流子（多子）：电子 少数载流子（少子）：空穴n0p0=ni2n0=Nd+p0Nd（Ndni）施主杂质（Donor）第6页/共42页2、P型半导体掺入三价元素（硼），形成多空穴、少电子的杂质半导体。多数载流子（多子）：空穴 少数载流子（少子）：电子受主杂质（Acceptor）p0=Na+n0Na（Nani）结论：多子的浓度由杂质浓
4、度决定；少子的浓度与温度有关；半导体器件温度特性差的根源第7页/共42页2、P型半导体掺入三价元素（硼），形成多空穴、少电子的杂质半导体。多数载流子（多子）：空穴 少数载流子（少子）：电子受主杂质（Acceptor）p0=Na+n0Na（Nani）结论：多子的浓度由杂质浓度决定；少子的浓度与温度有关；半导体器件温度特性差的根源第8页/共42页三、漂移和扩散（两种导电机理）1、漂移运动：载流子在电场的作用下的定向运动。漂移运动产生的电流漂移电流（Drift Current）2、扩散运动：由于载流子浓度分布不均匀而产生的运动。扩散运动产生的电流扩散电流（Diffusion Current）第9页/
5、共42页 小 结关键词：载流子目标：增加载流子（增加导电能力）主线：本征半导体 杂质半导体P型：多空穴p0NaN型：多电子n0Ndni=p0=n0 扩散运动载流子的运动 实现导电 漂移运动第10页/共42页2.2 PN结（半导体器件最基本单元）一、PN结形成 PN结的形成(a)初始状态;(b)平衡状态;(c)电位分布 一边是P型半导体，一边是N型半导体，交界面处形成的特殊结构PN结载流子浓度差很大多子扩散运动（ID）交界面处形成空间电荷区（PN结）内电场阻止多子扩散运动，少子产生漂移运动（IT方向与ID相反）达到动态平衡（ID=IT）总电流为零PN结宽度一定 第11页/共42页内建电位差VB热
6、电压 室温硅 VB=0.50.7V 锗VB 0.20.3VTVB(负温度系数)-2.5mV/第12页/共42页二、PN结的伏安特性PN结在不同的运用状态下表现的特性不同，掌握这些特性是理解和使用晶体二极管、三极管的重要依据。1、正向特性（正向偏置）外电压与内电场方向相反PN结电位差PN结宽度总电场破坏原来的平衡扩散加剧，漂移减弱形成较大的正向电流第13页/共42页2、反向特性（反向偏置）外电压与内电场方向相同PN结电位差PN结宽度总电场破坏原来的平衡阻止扩散，加剧漂移形成非常小的反向电流（不计）IS：反向饱和电流，几乎与外加电压大小无关硅 IS（10-910-16）A锗 IS（10-6 10-
7、8）A IS是温度敏感的参数 T IS PN反向运用第14页/共42页3、伏安特性根据理论分析,二极管的电流与端电压存在如下关系:正偏且 （或V100mV）上式简化为：反偏且 时，第15页/共42页PN结的伏安特性工程上定义：导通电压，用VD(on)表示，认为V VD(on)时，PN结正向导通，I有明显数值，而V6V时为雪崩击穿；V（BR）VZ。R为限流电阻，RL为负载。第38页/共42页三、限幅电路 限幅电路是一种能把输入电压的变化范围加以限制的电路。限幅电路的传输特性如图。下门限（Lower Threshold）上门限（Upper Threshold）第39页/共42页1、利用二极管的正向导通特性实现限幅 当vIV+VD(on)=2.7V时，D导通，vo=2.7V，即将vO的最大电压限制在2.7V上；当vI 2.7V时，D截止，二极管支路开路，vo=vI。图(b)画出了输入正弦波时，该电路的输出波形。可见，上限幅电路将输入信号中高出2.7V的部分削平了。上限幅电路第40页/共42页2、利用二极管反向击穿特性实现限幅第41页/共42页感谢您的观看。第42页/共42页