《数字电子技术基础实验 模拟电子线路基础实验.pptx》由会员分享，可在线阅读，更多相关《数字电子技术基础实验 模拟电子线路基础实验.pptx（123页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验一实验一 与非门测试与非门测试一、实验目的一、实验目的 n熟悉数字万用表和数字电路实验箱的使用方法。n学会使用TTL、CMOS逻辑电路芯片。n掌握TTL、CMOS与非门主要参数的测试方法。n掌握TTL、CMOS与非门电压传输特性的测试方法。第1页/共123页二、预习要求二、预习要求 1.复习示波器的使用方法。2.写出TTL、CMOS与非门主要参数（VOH、VOH、IIS、N、电压传输特性）的定义和意义。3.熟悉各测试电路，了解测试原理及测试方法。4.熟悉TTL与非门74LS00、CMOS与非门CC4011的外引线排列。5.自拟实验步骤和测试数据表格。第2页/共123页三、实验内容与要求三、
2、实验内容与要求1、测量TTL与非门的主要参数（1）输出高电平）输出高电平VOH测试（图测试（图1.1）（2）输出低电平）输出低电平VOL测试（图测试（图1.2）图图1.1图图1.2第3页/共123页空空载载 带载带载(5.1K)带载带载(510)VOH VOL TTL与非门的电源电压与非门的电源电压只能是只能是+5VTTL与非门多余输入端处理：与非门多余输入端处理：接接+5V、并联、并联、悬空。、悬空。（3）输入短路）输入短路IIS测试（图测试（图1.3）mAIIS图图1.3第4页/共123页VmARP1K100+-Vo0.4V为合格为合格图1.41.4（4）扇出系数）扇出系数N的测试（图的测
3、试（图1.4）NIOL/IIS8为合格第5页/共123页2.测量测量TTL与非门的电压传输特性与非门的电压传输特性在示波器上用X-Y显示方式观察曲线，并用坐标纸描绘出特性曲线，在曲线上标出VOH、VOL、VON、VOFF，计算VNH、VNL。如图1.5 所示。如图如图1.5第6页/共123页测试要点：测试要点：1、首先：观察、首先：观察Vi、VO波形波形（直流耦合方式）。（直流耦合方式）。2、示波器作为示波器作为“X/Y”显显示方式。示方式。3、找到电压传输特性的、找到电压传输特性的坐坐标原点。标原点。4、画出特性曲线并标上、画出特性曲线并标上出所有参数。出所有参数。如何找“X、Y”轴坐标原点
4、？第7页/共123页3.3.与非门的逻辑功能要求：与非门的逻辑功能要求：(1)SW1接1kHz正方波，SW2接+5V电压时，画出L的波形。(2)SW1接接1kHz正方波，正方波，SW2接地时，画出接地时，画出L的波形。的波形。按与非门真值表逐项验证即可。按与非门真值表逐项验证即可。4.动态测试动态测试TTL与非门逻辑功能与非门逻辑功能第8页/共123页5、CMOS与非门的主要参数(1)输出高电平输出高电平VOH输出高电平输出高电平VOH是指在规定的电源电压是指在规定的电源电压(例如例如5V)下，输下，输出端开路时的输出高电平通常出端开路时的输出高电平通常VOHVDD。(2)输出低电平输出低电平
5、VOL输出低电平输出低电平VO是指在规定的电源电压是指在规定的电源电压(例如例如5V)下，输下，输出端开路时的输出低电平通常出端开路时的输出低电平通常VO。第9页/共123页将其中任一输入端接地，其余输入端接高电平时测将其中任一输入端接地，其余输入端接高电平时测VOH；输；输入端全部接高电平时测入端全部接高电平时测VO。如图。如图1.6所示。所示。V+-VOVSSCMOS图图1.6第10页/共123页CMOS与非门的电压传输特性是指与非门输出电压与非门的电压传输特性是指与非门输出电压vo随输随输入电压入电压vi而变化的曲线。这个特性曲线很接近理想的电压传输特而变化的曲线。这个特性曲线很接近理想
6、的电压传输特性，是目前其它任何逻辑电路都比不上的，电压传输特性曲线性，是目前其它任何逻辑电路都比不上的，电压传输特性曲线如图如图1.7所示。所示。CMOS与非门的电压传输特性曲线测试方法与与非门的电压传输特性曲线测试方法与TTL 与非门的与非门的电压传输特性曲线测试方法基本一样只是将不用的输入端接电压传输特性曲线测试方法基本一样只是将不用的输入端接到电源到电源VDD上即可，不得悬空。测试电路如图上即可，不得悬空。测试电路如图1.8所示。所示。6、CMOS与非门的电压传输特性第11页/共123页从特性曲线上可知，从特性曲线上可知，CMOS与非门输出的高电接近电源电与非门输出的高电接近电源电压压V
7、DD，输出低电平接近，输出低电平接近V。VT为为CMOS与非门的转换电压，与非门的转换电压，也称阈值电压，即当输入电压也称阈值电压，即当输入电压vi超过超过VT时，输出为低电平；时，输出为低电平；当输入电压当输入电压vi低于低于VT时，输出为高电平如果的参数完全对时，输出为高电平如果的参数完全对称，阈值电压称，阈值电压VTVDD/2第12页/共123页五、实验注意事项五、实验注意事项五、实验注意事项五、实验注意事项1、TTL与非门不用的输入端不能接低电平。2、TTL与非门的输出端不能直接接+5V或地，也不能与其它 输出端并联。3、CMOS门的电源电压为318V，4、CMOS与非门不用的输入端不
8、能悬空，应按逻辑功能接高 电平VDD或低电平VSS。四、实验报告要求四、实验报告要求四、实验报告要求四、实验报告要求第13页/共123页六、思考题六、思考题1、TTL与非门和CMOS与非门有何异同点？2、如何将与非门作为非门使用？3、TTL或非门（或门）不用的输入端应如何处理？第14页/共123页实验二实验二 SSISSI组合逻辑电路组合逻辑电路一、一、实验实验目的目的 加深理解用加深理解用SSI(小规模集成电路）构成的组合逻小规模集成电路）构成的组合逻辑电路的分析与设计方法辑电路的分析与设计方法二、预习要求二、预习要求、按设计步骤，根据所给器件设计实验内容、的、按设计步骤，根据所给器件设计实
9、验内容、的逻辑电路图，并设计相应的表格。逻辑电路图，并设计相应的表格。、查出、查出74LS00和和74LS10的外引线排列图。的外引线排列图。第15页/共123页1.设计设计“大小比较电路大小比较电路”设计一个能判断1位二进制数A与B大小比较电路。写出设计过程，画出逻辑电路图请老师检查。将A、B分别接数据开关，L1、L2、L3接逻辑灯。测试结果记入表中510 A B L1（AB）L2（A B）L3（A=B）00001010101010011001三、实验内容第16页/共123页2.设计一个数据选择器。要求见右表：地址输入数据输出ABL00001D110D211D3写出设计过程，画出逻辑电路图，
10、请老师检查后再做实验。写出设计过程，画出逻辑电路图，请老师检查后再做实验。现现有有三三个个数数据据分分别别为为：D1=+5V直直流流电电压压，D2 为为1kHz正正方方波波，D3 为为500Hz正方波。正方波。A、B为为数数据据选选择择器器控控制制端端，接接数数据据开开关关，改改变变A、B电电平平，用用示示波波器器观观察输出端波形。察输出端波形。第17页/共123页3.交通信号灯监视电路交通信号灯监视电路理论分析 R、Y、G分别表示红黄绿三个交通灯，1为灯亮，0为灯熄。L为监视输出，正常时L=0，故障时L=1。静态测试结果记入表动态测试：R为1kHz正方波，YG=01，记录波形R、L。第18页
11、/共123页四、电路组装与调试技术四、电路组装与调试技术根据实际使用的芯片，在电路中标出引脚号。第19页/共123页与非门之间的转换与非门之间的转换转换问题转换问题第20页/共123页信号寻迹法信号寻迹法（跟踪）（跟踪）例：例：YG=000L应该为应该为1发发光管亮光管亮可用万用表测可用万用表测量各逻辑门的量各逻辑门的输出电压，从输出电压，从而判断故障的而判断故障的位置。位置。00011101110调试（查故障）方法调试（查故障）方法第21页/共123页芯片管脚图 第22页/共123页五、实验报告要求五、实验报告要求1.给出实验内容1、2、3的数据和波形，并加以总结。2.总结数据选择器的作用及
12、其设计方法。六、思考题n7412（OC门）的外引脚及功能与门）的外引脚及功能与74LS10相同，有相同，有同学用好的同学用好的7412代替代替74LS10，发现无输出，试分析，发现无输出，试分析其原因。其原因。第23页/共123页实验三实验三MSIMSI组合逻辑电路组合逻辑电路二、实验内容一、实验目的 三、时序逻辑电路的功能测试方法四、实验注意事项五、实验报告要求六、思考题第24页/共123页一、实验目的掌握编码器、译码器、数据选择器等中规模数字集成电路（MSI）的性能及使用方法。用集成译码器和数据选择器设计简单的逻辑函数产生器。实验三、MSI组合逻辑电路第25页/共123页二、预习要求查出7
13、4LS14874LS148、74LS0474LS04、74LS4874LS48、及74LS28374LS283的外引线排列图和功能表。按实验内容、的要求，设计并画出逻辑电路图。弄懂图3.13.1的工作原理。实验三、MSI组合逻辑电路第26页/共123页三、实验原理三、实验原理1编码、译码、显示原理电路。编码、译码、显示原理电路。、数据选择器的典型应用之一逻辑函数产生器、数据选择器的典型应用之一逻辑函数产生器、线线译码器用于、线线译码器用于逻辑函数产生器和数据分配器、用加法器组成一个代码转换电路，将、用加法器组成一个代码转换电路，将BCD代码的代码的8421参参政转成余码政转成余码第27页/共1
14、23页四、实验内容四、实验内容、试用数据选择器74LS151（或译码器74LS138和与非门）设计一个监测信号灯工作状态的逻辑电路。其条件是，信号灯由红（用R表示）、黄（用Y代表）和绿（用G代表）三种颜色灯组成，正常工作时，任何时刻只能是红、绿或黄当中的一种灯亮。而当出现其它五种灯亮状态时，电路发生故障，要求逻辑电路发出故障信号。设用数据开关的、分别表示、灯的亮和来状态，故障信号由试验器的灯亮表示，试将设计的逻辑电路用实验验证，并列表记下实验结果。、在图3.1所示原理电路中标出器件外引线管脚号，并接好线。将 分别接至数据开关，验证编码器74LS148和译码器74LS48的逻辑功能。记录实验结果
15、。第28页/共123页、试用、试用74LS138作数据分配器，画出其逻辑作数据分配器，画出其逻辑电路图，验证其逻辑功能。记录实验结果。电路图，验证其逻辑功能。记录实验结果。、在图3.6所示原理电路中标出器件外引线管脚号，并接好线。验证表3.3逻辑功能。第29页/共123页五、实验报告要求五、实验报告要求1.列出实验结果，总结本次实验体会2.举例说明编码器、译码器、数据选择器的用途。六、思考题六、思考题 在图3.1中，74LS148的输出端 、与74LS48的输入端联接时，为什么要加74LS04?第30页/共123页七、注意事项七、注意事项 TTL与非门多余输入端可接高电平，以防引入干扰。八、实
16、验元、器件 集成块74LS148、74LS04、74LS48、74LS151、74LS138、74LS10及74LS283各片共了阴极七段显示器1块。第31页/共123页实验四、集成触发器实验四、集成触发器掌握时序逻辑电路的功能测试方法。学习用JK触发器构成简单时序逻辑电路的方法。学会使用CMOS逻辑电路芯片。熟悉时序电路（计数器）的波形测量方法。一、实验目的一、实验目的第32页/共123页二、实验内容二、实验内容1验证验证JK触发器触发器CC4027的逻辑功能。的逻辑功能。2将将JKJK触触发发器器转转换换成成T T 触触发发器器和和D D 触触发发器器，并并验验证其功能证其功能。3将将40
17、27构构成成异异步步2分分频频、4分分频频电电路路，观观测测它它们们的波形。的波形。4设设计计组组装装、观观察察同同步步时时序序脉脉冲冲产产生生器器，波波形形如如图图4.1所示。记录所示。记录CP、Q0、Q1、L的波形。的波形。5设设计计组组装装观观察察同同步步三三分分频频电电路路，波波形形如如图图4.2所所示。示。第33页/共123页图4.1同步时序脉冲产生器波形同步时序脉冲产生器波形CP1Q2QTCPT1QT2Q图图4.24.2三分频电路输出波形三分频电路输出波形第34页/共123页1验证验证JK触发器逻辑功能触发器逻辑功能验证验证体会、熟悉体会、熟悉CC4027功能表参见表4.3。或单次
18、脉冲第35页/共123页2验证验证T触发器逻辑功能触发器逻辑功能验证验证体会、熟悉体会、熟悉自拟 T 触发器功能表。第36页/共123页3验证验证触发器逻辑功能触发器逻辑功能验证验证体会、熟悉体会、熟悉自拟 触发器功能表。第37页/共123页三、时序逻辑电路的功能测试方法三、时序逻辑电路的功能测试方法静态测试CP 输入单次脉冲或正方波（f tp0，使每一个正倒置脉冲起作用。加输入信号后，用示波器观察vI、vC以及vO的电压波形，比较它们的时序关系，绘出波形，并在图中标出周期、幅值、脉宽等。第74页/共123页四、实验内容2.按图8.3所示电路组装占空系数可调的多谐振荡器。取（电位器），调节电位
19、器RP（R2），在示波器上观察输出波形占空系数的变化情况。并观察占空系数为1：2、1：4、3：4时的输出波形。3.在图8.3中，若固定时，用示波器观察并描绘vO和vC波形的幅值、周期以及tPH和tPL，标出vC各转折点的电平。第75页/共123页四、实验内容4.按图8.4所示电路组装施密特触发器。输入电压为ViPP=3V，f=1kHZ的正弦波。用示波器观察并描绘vI 和vO波形。注明周期和幅值，并在图中直接标出上限触发电平、下限触发电平，算出回差电压.第76页/共123页六、思考题1.整理实验数据，画出实验内容中所要求画的波形，按时间坐标对应标出波形的周期、脉宽和幅值等。实验内容2中，改变电容
20、C的大小能够改变振荡器输出电压的周期和占空系数吗？试说明要想改变占空系数，必须改变哪些电路参数。五、实验报告要求第77页/共123页七、注意事项1.单稳态电路的输入信号选择要特别注意。vI的周期T必须大于vO的脉宽 tPO，并且低电平的宽度哟小于vO的脉宽tPO。2.所有需绘制的波形图均要按时间坐标对应描绘，而且要正确选择示波器的AC、DC输入方式，才能正确描绘出所有波形。在图中标出周期、脉宽以及幅值等。第78页/共123页八、实验元、器件集成定时器 NE555 2片 电阻 100k、10 k各2只；51 k、5.1 k、4.7 K各一只；33 k、10 k各3只 电容 100F、47F、30
21、F、10F、0.1F、0.02F2200pF各一只 电位器 100k一只 第79页/共123页熟悉数模转换器的工作原理。学会使用集成数模转换器DAC0808。学会用DAC0808构成阶梯波电压发生器。一、实验目的实验七数模转换器实验七数模转换器第80页/共123页二、预习要求1.了解集成数-模转换器DAC0808芯片的外引线排列。2.熟悉数-模转换器的转换原理。3.参照图9.5，自拟阶梯波产生器的实验电路和实验步骤。第81页/共123页三、实验原理三、实验原理1、数模转换器原理简介2、数模转换器的应用见“实验教材”。（1）、数字量模拟量见“实验教材”。第82页/共123页第83页/共123页(
22、2)、阶梯波产生器、阶梯波产生器第84页/共123页四、实验内容1.实验电路见图9.2。按表9.1内容依次输入数字量，用数字万用表测出相应的输出模拟电压vO，记入表中。2.参照图9.5所示阶梯波产生器原理图。将二进制计数CC40161的输出Q3、Q2、Q1、Q0由高到低，对应接到DAC0808数字输入端的高4位D7、D6、D5、D4，低4位输入端D3、D2、D1、D0接地。40161的CP选用1kHZ方波。在示波器上观察和记录DAC0808输出端的电压波形。改变计数进制，观察波形的变化情况。第85页/共123页五、实验报告要求1.记录D/A转换器静态测试中的数据，并与理论值比较。2.对应描绘C
23、P波形和阶梯波产生器的输出波形。3.描绘可编程补码计数器为十进制时的阶梯波产生器的输出波形。第86页/共123页六、思考题 1.给一个8位D/A转换器输入二进制数10000000时，其输出电压为5V。问：如果输入二进制数00000001和11001101时，D/A转换器的输出模拟电压分别为何值？3.如果输入信号频率由1kHZ，那么输出波形会有什么变化？2.图9.5中，如果将CC40161的Q3、Q2、Q1、Q0输出由高到低对应接到DAC0808的高4位时，将会在示波器上看到什么样的波形？第87页/共123页七、注意事项注意DAC0808的电源极性，VCC=+5V，VEE=-15V，不得接错。第
24、88页/共123页一、实验目的一、实验目的学学习习数数字字电电路路中中基基本本RSRS触触发发器器、单单稳稳态态触触发发器器、时时钟钟发发生生器器及及计计数数、译译码码、显显示示等等单单元元电电路路的的综综合应用合应用；学习电子秒表的调试方法。学习电子秒表的调试方法。实验八实验八 电子秒表的设计电子秒表的设计第89页/共123页二、二、实验原理实验原理 图13.1为电子秒表的电原理图。1、基本RS触发器 图13.1中单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。按动按钮开关
25、K2（接地），则门1输出1；门2输出Q0，K2复位后Q、状态保持不变。第90页/共123页图图13.13.1 1 电子秒表原理图电子秒表原理图第91页/共123页二、实验原理二、实验原理 再按动按钮开关K1,则Q由0变为1，门5开启,为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。2、单稳态触发器 图13.113.1中单元为用集成与非门构成的微分型单稳态触发器，图13.213.2为各点波形图。第92页/共123页图图13.2 13.2 单稳态触发器波形图单稳态触发器波形图第93页/共123页二、实验原理二、实验原理 单稳
26、态触发器的输入触发负脉冲信号vi 由基本RS触发器 端提供，输出负脉冲vO 通过非门加到计数器的清除端R。静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。第94页/共123页3、时钟发生器 图13.1中单元为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。调节电位器 RW，使在输出端3获得频率50HZ的矩形波信号，当基本RS触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器的计数
27、输入端CP2。二、实验原理二、实验原理第95页/共123页图图13.374LS90引脚排列图引脚排列图第96页/共123页4、计数及译码显示 二-五-十进制加法计数器74LS90构成电子秒表的计数单元，如图1-1中单元所示。其中计数器接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S的矩形脉冲，作为计数器的时钟输入。计数器及计数器接成8421码十进制形式，其输出端与译码显示单元的相应输入端连接，可显示0.10.9秒；19.9秒计时。二、实验原理二、实验原理第97页/共123页 74LS90是异步二-五-十进制加法计数器，它既可以作二进制加法计数器，又可以作五
28、进制和十进制加法计数器。图13.1为74LS90引脚排列，表13.1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：二、实验原理二、实验原理第98页/共123页 (1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，
29、QA、二、实验原理二、实验原理第99页/共123页 QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。a)异步清零 当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA0000。b)置9功能 当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA1001。二、实验原理二、实验原理第100页/共123页表表13.174LS90功能表功能表输 入输 出功 能清 0置 9时 钟QD QC QB QAR0(1)、R0(2)S9(1)、S9(2)CP1 CP21
30、100 0000清 00011 1001置 90 00 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持第101页/共123页三、内容及要求三、内容及要求设计电子秒表电路设计电子秒表电路（平时完成）（平时完成）弄清原理，设计完善电子秒表电路。弄清原理，设计完善电子秒表电路。电子秒表电路仿真电子秒表电路仿真（在在EDAEDA实验室完成）实验室完成）第102页/共123页一、实验目的一、实验目的数数字字电电路路优优先先编编码码器器或或锁锁存存器器、分分频频器器、振振荡
31、荡器、器、CP时钟脉冲发生器等单元电路的综合运用；时钟脉冲发生器等单元电路的综合运用；熟悉智力竞赛熟悉智力竞赛抢答器的工作原理；抢答器的工作原理；了解简单数字系统实验、调试及故障排除方法了解简单数字系统实验、调试及故障排除方法 。实验九实验九 智力竞赛抢答装置的设计智力竞赛抢答装置的设计第103页/共123页二、设计任务及要求二、设计任务及要求设计一个智力竞赛抢答器设计一个智力竞赛抢答器 要求：（1 1）同时供8 8名选手参加比赛，编号依次为 0 07 7；（；（2 2 2 2）各用一个抢答按钮。给节目主持人设置一个控制开头：给节目主持人设置一个控制开头：控制系统清零和抢答开始。抢答器具有数据
32、锁存和显示功能抢答器具有数据锁存和显示功能 要求：一旦有选手抢答时，显示选手编号，并禁止其他选手抢答。第104页/共123页二、设计任务及要求二、设计任务及要求抢答器具有定时抢答功能抢答器具有定时抢答功能 要求：抢答时间为1515秒，倒计时，并有倒计时显示功能。第105页/共123页1 1、分析要求，画出原理图、分析要求，画出原理图 总体框图如图12.112.1所示。由主体电路和扩展电路组成。（1 1）主体电路 完成基本抢答功能，即：主持人按下抢答键时，抢答开始，选手按抢答键，显示其编号，同时锁存并禁止其他选手抢答。三、设计原理与参考电路三、设计原理与参考电路第106页/共123页（2 2）扩
33、展电路 完成定时抢答功能，即：选手在设定时间内（1515秒）抢答时，抢答有效，定时器停止计时，显示编号和抢答时间，保持到主持人清零时为止。三、设计原理与参考电路三、设计原理与参考电路第107页/共123页抢答抢答按钮按钮主持人主持人控制开关控制开关优选编优选编码电路码电路控制控制电路电路锁存器锁存器设码设码电路电路显示显示电路电路秒脉冲秒脉冲产生电路产生电路定时定时电路电路译码译码电路电路显示显示电路电路主主体体电电路路图图12.1 12.1 数字抢答器总体框图数字抢答器总体框图扩扩展展电电路路第108页/共123页2 2、单元电路设计、单元电路设计（1 1）抢答电路 两个功能：能分辨出按键的
34、先后，锁存优先抢答者的编号，显示编号；禁止其余按键的输入。三、设计原理与参考电路三、设计原理与参考电路第109页/共123页 优先编码器74LS148和RS锁存器74LS279可完成上述功能；八D锁存器74LS373和八线三线编码器74LS148也可实现上述功能。以74LS148和74LS279为例说明。电路组成：如图12.2所示。三、设计原理与参考电路三、设计原理与参考电路第110页/共123页图12.2 数字抢答器电路第111页/共123页图图12.312.374LS14874LS148的外引线排列图的外引线排列图第112页/共123页 工作原理：参见电子技术基础实验。（2 2）定时电路
35、本抢答器的抢答时间只设计一档（15s15s）。（如需不同时间，可采用置数法，设计几档时间，如5s5s、10s10s、15s15s、25s25s、30s30s等）。定时电路可采用十进制同步加/减计数器74LS19274LS192进行设计。可参见电子技术基础实验P244（篮球竞赛30秒定时电路）。三、设计原理与参考电路三、设计原理与参考电路第113页/共123页（3 3）时序控制电路 是抢答器设计的关键，要完成以下三项功能：主持人将开关置“开始”时，抢答电路和定时电路进入正常抢答工作状态。当参赛者抢答时，抢答电路和定时电路停止工作。三、设计原理与参考电路三、设计原理与参考电路第114页/共123页
36、当设定的抢答时间到，无人抢答时，抢答电路和定时电路停止工作。根据以上功能要求，时序电路如图12.4所示。三、设计原理与参考电路三、设计原理与参考电路第115页/共123页三、设计原理与参考电路三、设计原理与参考电路图图12.4 12.4 抢答与定时的控制电路抢答与定时的控制电路第116页/共123页四、内容及要求四、内容及要求设计抢答器电路设计抢答器电路（平时完成）（平时完成）可用优先编码器74LS148和RS锁存器74LS279可实现；也可用八D锁存器74LS373和八线三线编码器74LS138实现。第117页/共123页一、实验目的一、实验目的熟悉Quartus软件中应用VHDL设计数字电
37、路的流程.实验十实验十 Quartus Quartus软件的使用软件的使用第118页/共123页二、二、实验原理实验原理LIBRARY IEEE;ENTITY mux21a IS PORT(a,b,s:IN BIT;y:OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN PROCESS(a,b,s)BEGIN IF s=0 THEN y=a;ELSE y=b;END IF;END PROCESS;END ARCHITECTURE one;第119页/共123页图17.1 GW48试验箱电路模式5电路原理图第120页/共123页 图17.2 建议的引脚锁定方案第121页/共123页三、实验报告三、实验报告1、详细阐述整个开发过程；2、给出每个过程的结果。第122页/共123页长江师范学院模拟电路课程组123感谢您的观看！第123页/共123页