《显示译码器资料.pptx》由会员分享，可在线阅读，更多相关《显示译码器资料.pptx（22页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、四、显示四、显示四、显示四、显示译码器译码器译码器译码器 半导体数码管（或称半导体数码管（或称LED数码管）数码管）是常用的显示器件，其基本单元是发光是常用的显示器件，其基本单元是发光PN结，目前较多采用磷砷化镓做成的结，目前较多采用磷砷化镓做成的PN结，封装成为发光二极管。当外加正结，封装成为发光二极管。当外加正向电压时，就能发出清晰的光线。向电压时，就能发出清晰的光线。发光二极管的工作电压为发光二极管的工作电压为1.53V,由于工由于工作电流为几毫安到十几毫安比较小作电流为几毫安到十几毫安比较小,故故实际实际电路应串接适当的限流电阻电路应串接适当的限流电阻。多个多个PN结可以分段封装成半导
2、结可以分段封装成半导体数码管，每段为一发光二极管，体数码管，每段为一发光二极管，其字形结构如图（其字形结构如图（b）所示。选）所示。选择不同字段发光，可显示出不同择不同字段发光，可显示出不同的字形。的字形。第1页/共22页七段数码七段数码显示器的两种结构形式：显示器的两种结构形式：abcdefg（1 1）共阴结构）共阴结构ab cdefg111与与“1 1”电平驱动电平驱动(输出高电平输出高电平有效）的显示译码器配合使用；有效）的显示译码器配合使用；（2 2）共阳结构）共阳结构000ab cdefgVCC与与“0 0”电平驱动（输出低电平电平驱动（输出低电平有效）的显示译码器配合使用。有效）的
3、显示译码器配合使用。1 1 1 1、七段数码显示器、七段数码显示器、七段数码显示器、七段数码显示器第2页/共22页fadge0 9 a b c d e f g0123456789bc0 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 1 0 0 1 11 1 1 1 1 1 1七段数码七段数码显示器显示数字的情况：显示器显示数字的情况：1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 共阴数码管共阴数码管第3页/共22页2 2、集成显示译码器、集成显示译码器、集成显示译
4、码器、集成显示译码器74HC451174HC4511（BCDBCD七段显示译码器）七段显示译码器）1234567816151413121110974HC4511输输出：出：接接数数码码显显示示器器输入输入输入输入（1 1 1 1）外引线排列图）外引线排列图）外引线排列图）外引线排列图控控制制端端（2 2 2 2）逻辑符号）逻辑符号）逻辑符号）逻辑符号74HC4511第4页/共22页集成显示译码器集成显示译码器集成显示译码器集成显示译码器CC14547CC145474 线 7 段译码器/驱动器 CC14547的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 消隐
5、控制端，低电平有效。8421 码输入端译码驱动输出端，高电平有效。继续第5页/共22页4 线-7 段译码器/驱动器CC14547真值表消隐000000001111消隐000000001111消隐000000010111消隐000000000111消隐000000011011消隐0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隐00000000YgYfYeYdY
6、cYbYa ABCDBI数字显示输 出输 入4 线-7 段译码器/驱动器 CC14547的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 00000000消隐1111111111111111011101111011001111010101消隐消隐消隐消隐消隐消隐987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允许数码显示伪码相应端口输出有效电平 1，使显示相应数字。输入B
7、CD 码agfbc禁止数码显示继续第6页/共22页集成显示译码器集成显示译码器集成显示译码器集成显示译码器74LS4874LS48灯测试输入灭零输入灭灯输入灭零输出第7页/共22页RI为为0 0时，使时，使Ya-Yg=0Ya-Yg=0，全灭，全灭RBI 为为0 0且且A A3 3A A0 00 0时，使时，使Ya-Yg=0Ya-Yg=0，全灭，全灭控控制制端端74LS4874LS48输输入入数数据据输输出出为为0 0时，使时，使Ya-Yg=1,Ya-Yg=1,亮亮“8 8”：工作正常：工作正常LT控制端控制端：测试端：测试端LTRI：灭灯输入灭灯输入RBI：灭零输入端：灭零输入端：灭零输出端灭
8、零输出端RBO控制端功能控制端功能电源电源5V5VRI/RBO74LS48GNDVcc地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTRBIRBO，当，当RBIRBI0 0且且A A3 3A A0 00 0时，时，=0;=0;否则否则 1 1RBORBO继续第8页/共22页灭零输出灭零输出接相邻位接相邻位(靠中间靠中间)的的灭零输入灭零输入RBIRBI和和RBORBO配合使用，可使多位数字显示时的最高位配合使用，可使多位数字显示时的最高位及小数点后最低位的及小数点后最低位的0 0不显示不显示RBI 为为0 0且且A A3 3A A0 00 0时，使时，使Ya-Y
9、g=0Ya-Yg=0，全灭。，全灭。RBO，当，当RBIRBI0 0且且A A3 3A A0 00 0时，时，=0=0；否则；否则 1 1RBORBOLS487RBI RBORBI RBORBI RBORBI RBORBI RBORBI RBORBI RBORBI RBORBI RBORBI RBO0 0 5 6 7 9 9 0 0 00 0 5 6 7 9 9 0 0 0“1”“1”继续第9页/共22页显示译码器显示译码器74LS4874LS48与数码管的连接与数码管的连接5V5Va ab bc cd de ef fg g74LS4874LS48GNDGNDVccVcc电源电源5V5VA A
10、3 3A A2 2A A1 1A A0 0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTLTRIRIRBIRBI输输入入信信号号BCDBCD码码继续第10页/共22页74HC138 用用2片片74HC138级联扩展成级联扩展成4线线-16线译码器。线译码器。4-16线译码器线译码器输出的问题：输出的问题：输入的问题：输入的问题：译码器的应用 1.级联(扩展)第11页/共22页74HC138(1)输出的问题：输出的问题：输入的问题：输入的问题：74HC138(2)低位低位高位高位A3 A2 A1 A0芯片工作情况芯片工作情况0 0 0 00 1 1 11 0 0 01 1 1 11
11、38(1)译码译码138(2)禁止禁止138(1)禁止禁止138(2)译码译码A0A1A2A31 1连完之后可再检查确认连完之后可再检查确认第12页/共22页原理：原理：二进制译码器输出能提供二进制译码器输出能提供 输入变量的输入变量的全部最小项全部最小项的的反函数反函数输出信号：输出信号：任何组合逻辑函数都可以表示成为最小项之和的标准形式。任何组合逻辑函数都可以表示成为最小项之和的标准形式。译码译码器器与非与非门门mi组合逻辑组合逻辑函数函数译码器的应用2 2.用译码器实现组合逻辑函数第13页/共22页设计步骤：设计步骤：()()选择集成二进制译码器。选择集成二进制译码器。待设计的逻待设计的
12、逻辑函数的辑函数的 变量数目变量数目译码器输入译码器输入代码的位数代码的位数()()将逻辑函数变换成标准的与非表达式。将逻辑函数变换成标准的与非表达式。()确定输入变量与译码器输入端的对应关系，画连线图。确定输入变量与译码器输入端的对应关系，画连线图。则用译码器和与非门可以实现则用译码器和与非门可以实现任意的任意的m（m n）变量组合变量组合逻辑函数。逻辑函数。如果如果译码器的输入代码位数为译码器的输入代码位数为n，74HC138第14页/共22页试用试用3-8线译码器线译码器74HC138设计一个多输出的组合逻辑设计一个多输出的组合逻辑电路。输出的逻辑函数式为：电路。输出的逻辑函数式为：（1
13、 1）先将逻辑函数化为最小项之和的标准与或式；）先将逻辑函数化为最小项之和的标准与或式；例：例：第15页/共22页（1 1）先将逻辑函数化为最小项之和的标准与或式；）先将逻辑函数化为最小项之和的标准与或式；（2 2）将逻辑函数化为标准的与非）将逻辑函数化为标准的与非-与非表达式：与非表达式：第16页/共22页（2 2）将逻辑函数化为标准的与非）将逻辑函数化为标准的与非-与非表达式：与非表达式：（3 3）确定函数输入变量与译码器输入端的对应关系，画连线图）确定函数输入变量与译码器输入端的对应关系，画连线图74HC138ABC1&第17页/共22页（3 3）确定函数输入变量与译码器输入端的对应关系
14、，画连线图）确定函数输入变量与译码器输入端的对应关系，画连线图74HC138ABC1&第18页/共22页由于有 A、B、C 三个变量，故选用 3 线-8 线译码器。解：(1)根据逻辑函数选择译码器 练 试用译码器和门电路实现逻辑函数选用 3 线-8 线译码器 74LS138，并令 A2=A，A1=B，A0=C。(2)将函数式变换为标准最小项之或的形式(3)根据译码器的输出有效电平确定需用的门电路继续第19页/共22页ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138(4)画连线图Y&CT74LS138 输出低电平有效，i=0 7因此，将 Y 函数式变换为采用 5 输入与非门，其输入取自 Y1、Y3、Y5、Y6 和 Y7。自己看p103p103例3.3.33.3.3继续第20页/共22页输 出输 入0 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表练：已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。结束第21页/共22页感谢您的观看！第22页/共22页